[发明专利]半导体集成电路

权利要求书

1. 一种半导体集成电路，包括：

信号线；

电压电平检测器，其用于检测所述信号线的电压电平；和

跃迁时间检测器，其用于基于所述电压检测器检测到的电压电平，检测所述信号线从非激活的电压状态改变到激活的电压状态的跃迁时段的时间长度，其中，

所述电压电平检测器检测所述信号线在所述跃迁时段的电压电平。

2. 如权利要求1所述的半导体集成电路，其中，

所述跃迁时间检测器进一步基于所述电压电平检测器检测到的电压电平判断在所述跃迁时段中是否产生逆跃迁。

3. 如权利要求1所述的半导体集成电路，其中，

所述信号线跃迁时间检测器至少包括NMOS晶体管，其中

所述信号线连接到该NMOS晶体管的栅极，第一电压连接到该NMOS晶体管的源极，而在所述信号线从非激活的电压状态改变到激活的电压状态的跃迁时段之前，大于所述第一电压的电压设置给所述NMOS晶体管的漏极，

所述电压电平检测器检测所述NMOS晶体管在所述跃迁时段的漏极电压，并且

所述信号线跃迁时间检测器基于所述电压电平检测器检测到的漏极电压，检测所述跃迁时段的时间长度。

4. 如权利要求3所述的半导体集成电路，其中，

所述NMOS晶体管的基底电压被设置成其阈值表示期望值。

5. 如权利要求4所述的半导体集成电路，其中，

所述NMOS晶体管的基底电压值由阱上夹着该NMOS晶体管的基底触点所提供的基底电压值设置，该NMOS晶体管形成于所述阱上。

6. 如权利要求3所述的半导体集成电路，其中，

所述电压电平检测器包括：

PMOS晶体管，其中第二电压设置给它的源极，小于该第二电压的电压在所述跃迁时段开始之前设置给它的漏极，而所述信号线连接到它的栅极；以及

NMOS晶体管，其中所述PMOS晶体管的漏极连接到NMOS晶体管的漏极，而NMOS晶体管的漏极连接到自身的栅极，其中，

所述电压电平检测器检测所述PMOS晶体管在所述跃迁时段的漏极电压，并且

所述跃迁时间检测器基于所述电压电平检测器检测到的PMOS晶体管的漏极电压检测所述跃迁时段的时间长度，并判断在所述跃迁时段中是否产生逆跃迁。

7. 如权利要求6所述的半导体集成电路，其中，

所述PMOS晶体管的基底电压被设置成其阈值电压表示期望值。

8. 如权利要求2所述的半导体集成电路，其中，

所述电压电平检测器至少包括NMOS晶体管，其中所述信号线连接到该NMOS晶体管的栅极，而且该NMOS晶体管的基底电压是可控的。

9. 如权利要求1所述的半导体集成电路，进一步包括：跃迁时间调节器，用于基于所述跃迁时间检测器的检测结果调节所述信号线的信号波形的跃迁时间。

10. 如权利要求9所述的半导体集成电路，其中，

所述跃迁时间调节器通过调节所述信号线的电感值来调节跃迁时间。

11. 如权利要求8所述的半导体集成电路，其中，

所述跃迁时间调节器通过调节所述信号线的电容来调节跃迁时间。

12. 如权利要求9所述的半导体集成电路，其中，

所述跃迁时间调节器通过调节所述信号线的接收机的终端电阻来调节跃迁时间。

13. 如权利要求12所述的半导体集成电路，其中，

当所述信号线的传送频率最大显示为任意频率值时，所述信号线的接收机的终端电阻被切断。

14. 如权利要求9所述的半导体集成电路，进一步包括：所述信号线的发送侧驱动性能调节器，其中，

所述跃迁时间调节器通过控制所述发送侧驱动性能调节器来调节跃迁时间。

15. 如权利要求14所述的半导体集成电路，进一步包括：包含MOS晶体管的发送侧驱动器，其中，

所述发送侧驱动性能调节器通过控制所述MOS晶体管的并行度来调节跃迁时间。