[发明专利]扫描测试方法

说明书

技术领域

本发明总体上涉及制造期间的半导体集成电路的测试，更确切地说，本发明涉及利用扫描测试技术对组合逻辑阵列进行的测试。

背景技术

扫描测试技术基本上包括将测试图形(称为“矢量”)载入器件的封装引脚，以及根据器件的时钟速度来监测特定时间的输出响应。使用一组测试矢量来确定测试中的器件的性能。这些矢量被设计成使得器件的制造缺陷能被检测到。

由于可以同时在晶片上形成的放置得更近的有源元件数量的增加，增大的集成密度已经大大地提高了集成电路器件制造的功能、性能以及经济性。然而，必须通过在器件中传递足够数量的不同矢量来确定没有制造缺陷，来确保器件可以在所有工作条件下正确运行。

对于包括相对少的输入端并且相对少地依赖先前执行周期的相对简单的电路来说，可以构建相对小而简单的测试程序来确保没有制造缺陷。然而，随着集成电路器件功能的增强以及相应的输入端数量的增加和对大量先前执行周期的依赖增强，要求的测试矢量的数量大量地增加，需要的测试时间也随之相应地增加了。需要的测试时间可能会变成阻碍。

图1以简化的形式示出了扫描测试硬件的一个示例。

受测试的器件包括组合逻辑10，其确定对输入参数的电路响应。逻辑单元10具有主要输入端12和主要输出端14，其余的则是不需要经过扫描测试程序的电源线和时钟线。

测试硬件包括移位寄存器20，移位寄存器20包括一连串扫描触发器22，出于简化的目的图中仅仅示出4个触发器。这些触发器由扫描时钟24进行时钟触发，扫描时钟24对从扫描输入端26至寄存器的测试矢量传递进行计时。移位寄存器主要地用作串并转换器，它在扫描输入端26接收作为矢量的串行数据。

每个触发器具有两个输入端，而传递至输出端的输入信号取决于扫描启动信号28。扫描启动信号使得逻辑单元10的一组输出信号能够传递通过这些触发器。因此，该电路将扫描矢量移位，随后扫描矢量被并行地施加至逻辑单元10。来自逻辑单元10的输出信号作为并行矢量随后在扫描启动信号的控制下被提供至移位寄存器。一旦进入移位寄存器，输出矢量就以串行的方式传递出移位寄存器至输出端29。同时，可提供新的扫描矢量至移位寄存器。

每个触发器均可实现成在输入端D具有多路复用器的D触发器。多路复用器根据扫描启动信号控制两个输入端中的一个向触发器的输入端D提供信号。图2示出了触发器设计，其包括触发器30和多路复用器32。

将串行输出与期望的输出相比较从而确定组合逻辑是否实现了正确的电路功能。

图3示出了图1所示的移位寄存器电路的工作时序。

曲线40中的扫描代表了串行扫描矢量，扫描矢量的位用扫描时钟42计时。在时间段44期间，扫描矢量被传递至移位寄存器。在时间段46期间，扫描启动线被触发(曲线43)从而时间段46内的扫描时钟脉冲使得来自逻辑单元的输出矢量接入移位寄存器。时间段46可被认为是“俘获周期”，而组合逻辑单元在这个时钟周期内工作在正常模式下从而可以测试逻辑单元对输入的响应。在时间段48期间，来自逻辑单元的输出从寄存器中移位出去并且同时提供了一个新的矢量。曲线50是扫描输出信号。

在俘获周期46期间，如阴影部分52所示，并未采用对信号的扫描(最后的移位值被保持，但是这并不重要)。

存在对扫描测试周期运行速度的限制，并且这种限制就是扫描时钟信号42的最大频率。例如，最大时钟信号频率可能大约等于10MHz。特别地，这种限制被这样的需要所确定，即确保逻辑已经响应于矢量输入并且响应输出矢量被正确地传递入移位寄存器。

US 6 591 388公开了这样的扫描测试系统，其中，通过并行地提供多个移位寄存器链提高了把测试矢量传递入和传递出移位寄存器装置的速度，并且利用作为多路复用器和信号分离器的更高速的附加移位寄存器来控制移位寄存器链的输入和输出。

发明内容

根据本发明，提供了一种测试集成电路的方法，其包括：

通过串行地将测试矢量位提供给以第一扫描时钟信号计时的移位寄存器装置来向该移位寄存器装置提供测试矢量：并且在以所述第一时钟信号计时的所述移位寄存器装置的相邻部分之间传递所述测试矢量位；

将所述测试矢量从所述移位寄存器装置提供至集成电路的终端；

在启动信号的控制下，将所述集成电路对所述测试矢量的输出响应作为并行输出响应位提供至所述移位寄存器装置；

在以第一时钟信号计时的移位寄存器装置的相邻部分之间传递所述输出响应位，并且串行地输出来自以第一时钟信号计时的移位寄存器装置的输出响应；以及