[发明专利]具有位寄存层的半导体存储装置及其驱动方法

说明书

技术领域

本发明涉及一种半导体存储装置，且更具体地，涉及具有用于记录存储 单元存储数据是在良好状态还是不良状态的信息的位寄存层的半导体存储 装置。

背景技术

在半导体存储装置中，如果即使一个单元发现是有缺陷的，该半导体存 储装置就不能正常执行其功能且其被视为有缺陷的。即使缺陷发生的几率 低，有缺陷的存储单元确实会发生并降低成品率。然而，该有缺陷的单元可 以用辅助存储单元替换，该辅助存储单元事先制备在半导体存储装置内部， 从而提高了成品率。由此，为了修复有缺陷的单元提供了冗余电路，该有缺 陷的单元在半导体存储装置的制备期间产生。

然而，当采用冗余电路时，芯片的面积增加了且对修复缺陷必要的测试 的数目增加了。因此，冗余电路不常用在大规模集成电路(LSI)中。由于 芯片的面积相对于LSI器件的面积增加，在从64K到256K的动态随机存取 存储器(DRAM)中已经采用了冗余电路。

更具体地，半导体存储装置的冗余电路是用于制备无缺陷的半导体存储 装置的电路，制备无缺陷的半导体存储装置通过以下步骤：除了半导体存储 装置的单元(例如，n×n单元)进一步形成补充单元(例如，(n+m)× (n+m’)-n×n)(这里，m和m’代表冗余单元的数目)；分析是否存在 有缺陷的存储单元；断开包括一个或多个有缺陷的单元的行或列；并且连接 到冗余单元，由此提供n×n单元。

将参照附图解释这种冗余电路的效率。

图1至3说明了根据各种冗余单元尺寸的缺陷位的产生率，n×n存储块 的成品率。

在图1中，Y轴指示存储快的成品率，且X轴指示缺陷位的产生率。图 1中的曲线图示了根据对应于存储块的冗余单元尺寸(m；m＝1、2、4…)， 缺陷位的产生率与16×16存储块的成品率的关系。

如图所示，在恒定的缺陷位的产生率下，存储块的成品率随着冗余单元 的数目的增加而增加。例如，当缺陷位的产生率是0.01(1％)且冗余单元 m的数目是1时，存储块的成品率约为0.6(60％)。在相同的缺陷位的产 生率下，当冗余单元尺寸m是2时，存储块的成品率约为0.95(95％)。也 就是，当缺陷位的产生率是0.01且冗余单元尺寸m是4或更多时，存储块 的成品率是1。

图2和3的描述类似于图1的描述。

如图3所示，为了制备n×n＝1024×1024的存储块，即使冗余单元尺 寸是2048×2048，换言之，半导体存储装置以要制备的存储器件期望尺寸的 九倍的尺寸制备，在约0.3％或更高的缺陷位的产生率下，存储块的成品率 是0。

也就是，在纳米级存储器件中(例如，分子存储器、碳纳米管存储器、 原子存储器、单电子存储器、且更具体地，由自下而上的化学方法(chemical bottom-up method)制备的存储器)，在其中缺陷位的产生率将难于降低至 几个百分比或更低(例如，1％)，使用上述的冗余单元修复有缺陷的单元 的方法将不再有效。

纳米级存储器件是使用纳米技术制备的存储器件，该纳米技术比如是能 够以纳米即0.000000001米的单位控制(例如，到直接控制分子的水平)的 亚微米技术。纳米级存储器件可以称为纳米器件或纳米存储器件。在美国专 利第6,936,233号和第6,750,471号中公开了纳米级存储器件的实例。

为了克服使用冗余单元修复有缺陷的单元的存储器设计方法的缺陷，可 以采用形成分离的存储层并且记录存储层中有缺陷的存储单元的信息的方 法，该存储层类似于硬盘驱动器的文件分配表(FAT)的结构。然而，该方 法也可以引起如图4所示根据块的尺寸的存储块的成品率问题。

图4是图示当n×n尺寸的半导体存储装置视为块单元时存储块的成品 率的实例。如图4所示，随着块的尺寸增加，存储块的成品率快速降低。例 如，当存储块的尺寸为16×16(n＝16)，且缺陷位的产生率是5E-3(0.5 ％)时，存储块的成品率没有达到0.4(40％)。这意味着存储块的面积是 没有缺陷位发生时的两倍大，且如果块尺寸进一步增加，这就引起需要的面 积快速增加的问题。

发明内容

本发明涉及具有多个用于储存数据的存储单元的半导体存储装置。

在一个实施例中，半导体存储装置包括至少一个用于记录存储单元的状 态信息的位寄存层。例如，该位寄存层可以包括多个位寄存器，每个对应于 一个存储单元。