[发明专利]用于测试数字信号定时的选通技术

权利要求书

1.一种用于测试同步总线的定时的方法，所述方法包括：

向被测装置的数据信号应用选通，所述选通具有多个脉冲；

在所述选通的每个脉冲时存储所述数据信号的状态；

向所述被测装置的同步时钟信号应用所述选通；以及

将所存储的数据信号的状态与在所述选通的每个脉冲时的所述时钟信号的状态相比较；

其中，所述选通的频率大于或等于所述数据信号的频率和所述同步时钟信号的频率。

2.按照权利要求1的方法，还包括：在对应于发生所述时钟信号的状态改变的选通的选通脉冲的时间，读取所存储的数据信号的状态。

3.按照权利要求1的方法，还包括：通过对其间的选通脉冲计数，确定在所述数据信号的状态改变和所述时钟信号的状态改变之间的延迟。

4.按照权利要求1的方法，其中，所述选通包括多个均匀相间的选通脉冲。

5.按照权利要求1的方法，其中，通过下述方式来产生所述选通：

产生第一脉冲；

向延迟电路应用所述第一脉冲，其中，所述延迟电路包括延迟元件；以及

提供在所述延迟元件的每一个之间的连接，以接收所述第一脉冲的多个依序延迟的拷贝。

6.按照权利要求5的方法，其中，所述延迟电路包括一连续系列的所述延迟元件。

7.按照权利要求5的方法，其中，所述延迟电路通过延迟锁定环路控制，其中，所述延迟元件包括可控求和元件，所述可控求和元件可调谐以校正延迟线误差。

8.按照权利要求1的方法，其中，所述选通通过下述方式被应用到所述的数据信号或者时钟信号：

向多个锁存器的对应锁存器应用作为锁存器时钟信号的所述选通的每个脉冲；

将所述的数据信号或者时钟信号应用到所述锁存器的每一个的输入；以及

接收所述的数据信号或者时钟信号的状态，作为所述锁存器的每一个的输出。

9.按照权利要求1的方法，其中，所述存储包括：

并行接收所述数据信号的状态作为一系列采样；以及

将所述选通采样编码为标识状态改变的时间和极性的数字字。

10.按照权利要求9的方法，还包括：多路分用所述数字字以降低所述字的数据传送率。

11.按照权利要求10的方法，还包括：将多路分用的字以降低的传送率存储在随机存取存储器中。

12.按照权利要求11的方法，其中，通过下述方式来执行所述比较：

选择所述多路分用的字，所述多路分用的字标识具有设置极性位的时钟信号的边缘时间；以及

使用所述多路分用的字来作为指向所述随机存取存储器的指针。

13.按照权利要求12的方法，还包括：向总线上的多个通道分发所选择的字，其中，所述所选择的字用作指向接收通道上的随机存取存储器的指针。

14.按照权利要求12的方法，还包括：

将通过所选择的字寻址的随机存取存储器中的数据与期望的数据相比较；以及

提供作为所述比较的结果的通过或者失败指示。

15.按照权利要求14的方法，其中，通过所选择的字寻址的随机存取存储器中的所述数据被管线输送以校正系统路径延迟。

16.按照权利要求9的方法，其中，所述编码步骤产生6位字，其5个位标识所述状态改变的时间，以及一个位标识所述状态改变的极性。