[发明专利]双栅极非易失性存储器及其制造方法

权利要求书

1.一种位于衬底层上(2)的非易失性存储器，包括半导体源区和漏区(3)、半导体沟道区(4)、电荷存储叠层(7，8，9；7，11，12)和控制栅极(10，13)；

沟道区(4)呈鳍状，具有两个侧壁部分(4a、4b)和顶部部分(4c)，并且在所述源区和所述漏区之间延伸；

电荷存储叠层(7，8，9；7，11，12)位于所述源区和所述漏区(3)之间，并且在鳍状沟道区(4)上方延伸，并与所述鳍状沟道区(4)的长度方向(X)实质上垂直；

控制栅极(10；13)与电荷存储叠层(7，8，9；7，11，12)接触，其中：

将存取栅极(5a)设置为与一个侧壁部分(4a)相邻，并由间层栅氧化层(6)分离，以及

电荷存储叠层(7，8，9；7，11，12)与鳍状沟道区(4)在另一个侧壁部分(4b)上接触，并通过间层栅氧化层(6)与沟道(4)隔离。

2.根据权利要求1所述的非易失性存储器，其中电荷存储叠层(7，8，9)包括一组与另一个侧壁部分(4b)的平面平行的叠层，所述组叠层是第一电介质层(7)、浮置栅极层(8)和第二电介质层(9)；浮置栅极层配置用于存储电荷。

3.根据权利要求1所述的非易失性存储器，其中电荷存储叠层(7，8，9)包括一组与另一个侧壁部分(4b)的平面平行的叠层，所述组叠层是第一电介质层(7)、氮化硅层(11)和第二电介质层(12)；氮化硅层配置用于存储电荷。

4.根据前述任一权利要求所述的非易失性存储器，其中所述浮置栅极层(8)或所述氮化硅层(11)为隔板。

5.根据前述任一权利要求所述的非易失性存储器，其中所述第二电介质层(9；12)为隔板。

6.根据前述任一权利要求中所述的非易失性存储器，其中所述存取栅极(5a)为半导体材料或金属。

7.根据前述任一权利要求中所述的非易失性存储器，其中所述控制栅极(10；13)为半导体材料或金属。

8.一种位于衬底层(2)上的非易失性存储器的制造方法，所述方法包括：

形成半导体源区和漏区(3)；

形成半导体沟道区(4)，所述沟道区(4)呈鳍状，具有两个侧壁部分(4a，4b)和顶部部分(4c)，并且在所述源区和所述漏区之间延伸；

形成栅氧化层(6)，覆盖鳍(4)的侧壁和顶部(4a，4b，4c)；

形成电荷存储叠层(7，8，9；7，11，12)，该叠层(7，8，9；7，11，12)位于所述源区和所述漏区(3)之间，并且在鳍状沟道区(4)上方延伸，并与所述鳍状沟道区(4)的长度方向(X)实质上垂直；以及

形成控制栅极(10；13)，所述控制栅极(10；13)与所述电荷存储叠层(7，8，9；7，11，12)接触，

其中所述方法还包括：

形成与一个侧壁部分(4a)相邻、并且由间层栅氧化层(6)与沟道(4)分离的存取栅极(5a)；以及

形成与另一个侧壁部分(4b)相邻的电荷存储叠层(7，8，9；7，11，12)，用于与鳍状沟道(4)在另一个侧壁部分(4b)上接触，所述电荷存储叠层(7，8，9；7，11，12)通过间层栅氧化层(6)与沟道(4)分离。

9.根据权利要求8中所述的非易失性存储器的制造方法，其中存取栅极(5a)的形成包括：

形成穿过鳍状沟道(4)延伸的线形栅极(5)；

从鳍状沟道(4)的顶部(4c)去除栅极(5)的顶部部分(5c)。

10.根据权利要求9中所述的非易失性存储器的制造方法，其中存取栅极(5a)的形成还包括：

去除所述栅极侧壁部分(5b)。

11.根据权利要求8中所述的非易失性存储器的制造方法，其中电荷存储叠层(7，8，9)的形成包括：

形成第一电介质层(7)；

形成浮置栅极层(8)；以及

形成第二电介质层(9)；所述浮置栅极层配置用于存储电荷。

12.根据权利要求11中所述的非易失性存储器的制造方法，其中所述浮置栅极层(8)的形成包括浮置栅极隔板的形成。