[发明专利]形状记忆装置

说明书

政府资助

本发明根据Tera级纳米装置的国家项目授予的OSP号46108/A001下的政府支持进行。美国政府具有本发明的某些权利。

相关申请

本申请要求美国临时申请号60/721,150(2005年9月27日提交，名称为“MEMORY DEVICE”)的优先权，并通过参考合并于此。

背景技术

非易失性存储器非常普及。它们用于数码相机、蜂窝电话、音乐播放器、计算机以及其它需要快速读取非易失性保持数据的装置。半导体非易失性存储器提供的速度尽管比SRAM慢，但是比通过其它方式(例如磁盘)快。

非易失性存储器最普通的形式是各种采用浮栅区的电可擦除、可编程存储器结构形式，电荷储存在浮栅区中。这种结构的许多新形式使用几个电子、单个电子、缺陷来降低功率，并允许将尺度缩放到小于那些具有连续浮栅区的结构。存储器也采用缺陷和硅沟道背部的存储，从而允许同时充当晶体管和存储器的能力。

最终，由于所有这些方案都采用电子和空穴来存储，可缩放性受到电子数目的限制，并且在注入和抽出过程中载流子的泄漏和缺陷的产生造成可靠性问题。非常希望有可靠的低功率存储器装置，能够缩放到晶体管接近10nm的极限，并具有高耐久性和高速度。

为了实现存储器功能，需要两个准稳态。在电子硅非易失性存储器中，通过将电荷储存在连续的或离散的浮栅区来实现准稳态，浮栅区被二氧化硅和/或其它电介质制成的阻挡区包围，防止储存的电荷的泄漏。通过晶体管的操作测量该电荷的有或无，晶体管的阈值电压受储存的电荷影响。非易失性存储器通常以两个稳态实现，但是也可以更多，这取决于获得可再现的储存的电荷数目之间的区别的能力，以及电荷的位置，例如在晶体管的源端区域和漏端区域之间。因此，这些非易失性存储器取决于电子输运现象-在既是读取和写入介质又是浮栅区域的晶体管中。

还有附加方案。一组方案是为了获得将晶体管连接至附加的无源元件(即极化改变的铁磁元件)或者连接至相变元件(导电元件的电阻改变)的非易失性存储器。这些元件通过改变单元的高、低电势通路之间的导电性而运行。

基于存储器的浮栅结构的许多新形式使用几个电子、单个电子、缺陷来降低功率，并允许将尺度缩放到小于那些具有连续浮栅区的结构。对于信息处理找到有用的替代或增加电流途径超过缩放CMOS的极限的问题的物理特性受以下限制：

●尺寸范围：采用的任何状态特性必须能够忍受环境，对环境不敏感，界面在1-10nm的尺度范围，

●能量范围：采用的任何状态变化必须有大的能量最小值，即具有大的阻挡能量(＞＞kT或者与处理的能量尺度相当)来抑制扰动的可能性，并且仍然需要足够低的能量使得在集成密度大时特性有用，

●时间范围：状态变化必须在支持电路结构的时间尺度内实时发生，并且采用的状态特性必须具有大于计算时间的相干时间，

●信号灵敏度和强度：状态特性必须保持对环境相对的不敏感，并足够强烈到容易被检测到，在任何实现中可恢复。

所有可能的方案：采用的电荷、自旋、磁通量子、光子能量、极化、纠缠等等特性，以及它们在半导体、磁材料、铁电材料、铁磁材料、光学材料、有机材料-例如分子中的实现由于尺寸、能量、时间和信号强度而受限制。基于电荷的方案的范围(以电压和电流作为信号)，例如在晶体管和存储器中，其基础在于：在有用的尺度内具有期望的时间、能量尺度的长相干时间和高信号强度。这种特性保持了多种材料(半导体性的、无机的、有机的)，因为场效应的有效输运和控制。这种方案在1-10nm尺寸范围内的失效源于失去了输运机制对于隧道效应的优势，因为失去了使得装置对环境敏感的集体效应，以及能量-时间相互作用(一种形式是功率耗散)的结果。

通过尺度缩放失去的集体效应是所有替代方案的特性的共同变化。5nm×5nm×5nm的体积内有可能容纳几万个原子/核子和电子在金属性系统中，以及大量的束缚电子。在半导体性的无机、有机系统内可能有用的电子数量非常小，甚至减少到单位数，出现经典的单电子效应。类似的增加也保持基于光子的方案。磁、铁电现象以及金属性导电是状态特性的实例，这些状态特性连续得益于最小尺度的大集体效应，尽管不可避免地，这些也必须克服表面和界面感应竞争(顺磁性、表面散射等等)。

附图说明

图1A、图1B和图1C示出根据示例性实施例，利用机械效应提供双稳态位置。