[发明专利]用于邻近校正和检查的体现设计者意图的容差带

说明书

技术领域

本发明涉及集成电路的制造和一种用于设计在集成电路制造中使用的光刻掩模的方法。更具体而言，本发明涉及一种用于获得在设计光刻掩模时使用的容差带的方法。

背景技术

由于希望的晶片级按比例缩放的步伐快于光刻设备提供改进的步伐，光刻师必须实现基于减小图像分辨率的构图解决方案。将图形从掩模转移到晶片的光刻方法包括工艺非线性，因此光刻师有责任创建一种耐用的(robust)掩模至晶片光刻方法，该光刻方法的非线性随时间流逝是稳定的。一种用于帮助减轻光刻师负担的技术为限制可以在任何给定的层上印刷的图形的种类(Liebmann et al.，High-Performance Circuit Design forthe RET-enabled 65nm Technology Node，in Design and ProcessIntegration for Microelectronic Manufacturing II，Proc.of SPIE，Vol.5379，2004，pp.20-29)。这允许较容易地优化光刻工艺。不幸的是，该限制性的设计规则的使用，将负担从光刻师转移给了设计者，现在设计者担负起了在一个非常受限制的环境下重新设计版图的困难的任务。由于1)预测他们将被要求印刷何种设计几何形状和2)了解每个几何形状在晶片上印刷得如何，对于光刻师而言是非常困难的，因此光刻师经常试图强加给设计者以严格的限制。以该方式，光刻师可以保证以足够的工艺宽容度将相对少的种类的掩模图形全部印刷在晶片上。该方法的缺点是，设计者受到了过分严格的限制以至于按比例缩放设计不再有意义，并且光刻师经常不接受原本可以毫无问题地印刷的几何图形。设计者和光刻师经常无法互相理解对方的需求并不能共享将有利于所需的沟通的通用术语，这些事实使该问题难以解决。

光学邻近校正(OPC)工程师的作用为努力解决这些分歧并找到折衷的解决方案。OPC工程师的作用为在构造掩模之前修改设计形状以解决工艺非线性。通常通过工艺模型和一套工艺要求来将光刻师的要求传达给OPC工程师。然后，OPC工程师使用光刻模拟软件模拟光刻工艺，该光刻模拟软件使OPC工程师能非常详细地了解光刻工艺。虽然OPC工程师具有确定几何图形是否会在光刻中导致问题而所需的所有工具，但是仍必须对设计规则加以限制以防止设计者使用这些几何图形。

此外，当今OPC的焦点已变为在标称成像条件下在晶片上精确地复制所设计的版图图形。随着光刻被推向基础分辨率极限，对于一定的工艺变化范围，平衡在标称条件下的构图精度与构图耐用性变得越来越重要。通常所谓的工艺窗口优化，其目的为在能够保持可接受的图形容差的情况下最大化剂量和散焦的范围。工艺窗口OPC的核心(例如，参见Ferguson等的美国6,578,290和Lugg等的Adaptive OPC with a conformal targetlayer，Proc.SPIE Vol.4691，p.1091-1096，Optical Microlithography XV，2002年7月)是一种设计者与光刻师之间传递可接受的图形容差的准确和有效的方法。虽然在理论上通过基于预测的构图结果进行器件和电路模拟来判断可接受的图形是可行的(Balasinski等，Impact of subwavelength CDtolerance on device performance，Proc.SPIE，Vol.4692，p.361-368，Design，Process Integration，and Characterization for Microelectronics，2002年7月)，但是这些技术不适合大规模集成电路设计的实际OPC或基于模型的工艺窗口分析所需的高速几何处理。因此需要向光刻师传达设计者的意图和几何上的可接受的图形容差，同时有效地捕捉复杂的设计层的层间和层内相关性。