[发明专利]使用双向参考时钟的计时体系结构

说明书

技术领域

本发明的实施例一般涉及集成电路领域，特别是涉及使用双向参考时钟端口的计时(clocking)体系结构的系统、方法和装置。

背景技术

传统源同步计时体系结构例如可在存储系统中用于向一个或多个动态随机存取存储器(DRAM)设备提供参考时钟。在传统的源同步系统中，存储控制器使用例如锁相环来产生参考时钟。然后，存储控制器将参考时钟提供给主DRAM，该主DRAM转而将参考时钟分发给一个或多个辅助DRAM的接收器时钟树。

主DRAM接收参考时钟，并通过接收器时钟树和发射器时钟树来传播该参考时钟。然后，参考时钟通过辅助DRAM的接收器时钟树。各个辅助DRAM使用参考时钟来控制将数据回送给主DRAM。一般来说，用于控制将数据回送给主DRAM的参考时钟已经遍历存储控制器时钟树、信道、主DRAM接收器时钟树和主DRAM发射器时钟树。

在主DRAM上接收数据的时钟周期将与辅助DRAM上发送该数据的时钟周期相差几个周期。在存在范围为(例如)100Mhz或者更高的电源噪声的情况下，这种时钟对数据(clock to data)的延迟失配导致明显的抖动。对于许多应用，抖动可能使参考时钟在某些频率之上不可用。

附图说明

通过附图、作为实例而不是限制来说明本发明的实施例，附图中，相似的参考标号表示相似的元件。

图1是图解说明根据本发明的一实施例实现的芯片系统的所选方面的高级框图。

图2是图解说明根据本发明的一实施例实现的存储系统的所选方面的框图。

图3是图解说明根据本发明的一实施例、具有双向时钟端口的芯片的所选方面的框图。

图4是图解说明根据本发明的一实施例实现的双向时钟端口的所选方面的电路图。

图5是图解说明根据本发明的一实施例、使用双向参考时钟的计时体系结构的方法的所选方面的流程图。

图6A和图6B是图解说明计算系统的所选方面的框图。

具体实施方式

本发明的实施例一般涉及使用双向时钟端口的时钟体系结构的系统、方法和装置。在一实施例中，系统中的至少一部分芯片包括双向时钟端口。双向时钟端口可配置成发送参考时钟或者接收参考时钟。在一实施例中，主芯片(例如主DRAM)分割参考时钟，并通过它的双向时钟端口发送该参考时钟。各个辅助芯片在其双向时钟端口上接收参考时钟，并使用它来发送数据，而无需参考时钟遍历主DRAM的发送时钟树。如以下进一步讨论的，本发明的实施例提供对电源噪声引起的抖动的更大抗扰性。

图1是图解说明根据本发明的一实施例实现的芯片系统的所选方面的高级框图。系统100包括以转发体系结构(repeating architecture)设置的芯片110、120和130。术语“转发体系结构”表示一种体系结构，其中芯片在一个端口接收数据并从第二端口转发那个数据(的至少一部分)。例如，芯片120在端口126和124上接收数据，并通过分别从端口128和122发送该数据来将它转发。

芯片120和130使用来自芯片110的参考时钟来分别从端口122和132发送数据。在一个实施例中，至少部分通过锁相环(PLL)112来产生参考时钟，并将它传递到芯片120。芯片120分割参考时钟(例如在102)，并将它从双向时钟端口140发送。在一实施例中，双向时钟端口140是可配置为发射器或接收器的时钟端口。在一个实施例中，参考时钟在通过芯片120的辅助发射器128之前被分离。

芯片130在双向时钟端口142上接收参考时钟。将所接收的参考时钟从双向时钟端口142传递到主发射器132。芯片130使用参考时钟来控制从主发射器132发送数据。在一实施例中，双向时钟端口140和142的使用会减小抖动，因为与例如传统的源同步系统中的参考时钟通路的长度相比，减小了参考时钟通路的长度。在所示实施例中，例如因为参考时钟不通过辅助发射器128(及其关联的时钟树)和主接收器136(及其关联的时钟树)，所以减小了参考时钟通路的长度。

图2是图解说明根据本发明的一实施例实现的存储系统的所选方面的框图。存储系统200包括存储控制器210、连接器220和存储设备230/240。在一实施例中，存储系统200包括转发体系结构。也就是说，各存储设备转发它在主方向(例如面向存储控制器210的方向)以及辅助方向(例如与存储控制器210背向(或反向)的方向)接收的数据(的至少一部分)。