[发明专利]存储器单元布局及工艺流程

说明书

权利申请交叉参考案

本申请案涉及在2005年9月1日提出申请的标题为“外围栅极堆叠及凹陷阵列 栅极(PERIPHERAL GATE STACKS AND RECESSED ARRAY GATES)”的第 11/219,304号美国申请案(美国专利号US 7,416,943，发明人为托马斯·亚瑟·菲古拉 (Thomas Arthur Figura)和戈登·A.·哈勒(Gordon A.Haller))，及在2005年9月 1日提出申请的标题为“经硅化凹陷硅(SILICIDED RECESSED SILICON)”的第 11/219,303号美国申请案(发明人为哈桑·内贾德(Hasan Nejad)，托马斯·亚瑟·菲古 拉(Thomas Arthur Figura)，戈登·A.·哈勒(Gordon A.Haller)，拉维·利耶尔(Ravi Lyer)， 约翰·马克·梅尔德里姆(John Mark Meldrim)和贾斯汀·哈尼什(Justin Harnish))。

技术领域

本发明大体来说涉及集成电路设计，且更特定来说涉及用于在使特征尺寸升到最 大的同时使面积降到最小的布局。

背景技术

由于许多因素(包括现代电子学中对提高的便携性、计算能力、存储器容量及能 量效率的要求)，集成电路的尺寸不断减小。为推动这些尺寸减小，形成集成电路的 组成特征的尺寸(例如，电子装置及互连接线宽度)也不断降低。

降低特征尺寸的趋势在存储器电路或装置(例如，动态随机存取存储器(DRAM)、 静态随机存取存储器(SRAM)、铁电(FE)存储器等)中最为明显。举例来说，DRAM通 常包含数百万个相同的电路元件(称作存储器单元)。在一种应用中，一对存储器单 元包含三个电子装置：两个存储电容器及具有由所述存储器单元共享的单个源极、两 个栅极、两个沟道及两个漏极的存取场晶体管。因此，所述存储器单元对具有两个可 各自存储一个位(二进制数字)的数据的可寻址位置。可经由所述晶体管将一个位写 入到所述单元的位置中的一者且通过所述漏极电极上的读出电荷从所述源极电极地点 读取所述位。

通过降低组成电装置及对其进行存取的导线的尺寸，可降低并入有这些特征的存 储器装置的尺寸。因此，可通过将更多的存储器单元安装到存储器装置上来增加既定 芯片面积的存储容量。

特征尺寸的不断减小对用于形成所述特征的技术提出越来越高的要求。一种熟知 的技术是光刻术，其通常用于将衬底上的特征(例如，导线)图案化。间距的概念可 用于阐述这些特征的尺寸。对于代表存储器阵列的重复图案，将间距界定为两个相邻 特征中相同点之间的距离。邻近特征通常由一材料(例如，绝缘体)分离。因此，可 将间距视为特征的宽度与使所述特征与相邻特征分离的间隔或材料的宽度的总和。由 于光学因素(例如，镜头限制及光或辐射波长)，光刻技术具有最小间距，低于所述 最小间距特定的光刻技术就不能够可靠地形成特征。此最小间距通常由界定所述最小 间距的1/2的变量或特征尺寸F指代。此变量经常称作“分辨率”。最小间距2F对特 征尺寸减小施加理论限制。

间距加倍是一种用于使光刻技术的能力延伸出其最小间距的方法，从而实现小于 2F的间距。两种间距加倍技术图解说明并阐述于颁发给罗威(Lowrey)等人的第 5,328,810号美国专利及阿巴特契夫(Abatchev)等人于2004年9月2日提出申请的 第10/934,778号美国专利申请案(美国专利号US 7,115,525)中，两个专利的整体揭 示内容以引用的方式并入本文中。所述技术可成功地减小潜在的光刻间距；然而，其 也增加制造成本。

用于改善使用常规光刻技术所可能的密度的另一种方法是改变存储器装置的布 局以在相同的面积中安装更多的存储器单元而不改变间距。使用此种方法，可减小所 述存储器装置的尺寸而不超出光学限制限定的最小间距2F。另一选择为，所述存储器 装置可经配置以在维持不变间距的同时容纳更多的存储器单元。

这两种方法(间距加倍与存储器布局改变)很少和谐地使用。相应地，需要一种 形成在某些元件之间具有更大间距的存储器装置的方法，即使所述存储器装置的尺寸 同时缩减或所述存储器装置的密度同时增加。当经间距倍增的元件的小间距可能潜在 地损伤光刻技术充分界定并分离所述存储器装置的其它元件的能力时，结合间距倍增 尤其需要此种存储器设计或布局。