[发明专利]在矩阵拓扑中包括多个集成电路存储器器件和多个缓冲器器件的存储器模块

权利要求书

1.一种存储器模块，包括：

连接器接口；

耦合至所述连接器接口的第一信号通路；

第一集成电路存储器裸片；

耦合至所述第一信号通路的第一集成电路缓冲器裸片，所述第一 集成电路缓冲器裸片用以从所述第一信号通路接收控制信息，其中， 所述控制信息指定对所述第一集成电路存储器裸片的访问，从而使所 述第一集成电路存储器裸片响应于所述控制信息而向所述第一集成 电路缓冲器裸片提供第一数据；

第二集成电路存储器裸片；以及

耦合至所述第一信号通路的第二集成电路缓冲器裸片，所述第二 集成电路缓冲器裸片用以从所述第一信号通路接收控制信息，其中， 所述控制信息指定对所述第二集成电路存储器裸片的访问，从而使所 述第二集成电路存储器裸片响应于所述控制信息而向所述第二集成 电路缓冲器裸片提供第二数据。

2.根据权利要求1所述的存储器模块，还包括：

耦合至所述第一集成电路存储器裸片和第一集成电路缓冲器器 件的第二信号通路，其中，所述第二信号通路专用于在所述第一集成 电路存储器裸片和所述第一集成电路缓冲器器件之间携带所述第一 数据；

耦合至所述第二集成电路存储器裸片和第二集成电路缓冲器器 件的第三信号通路，其中，所述第三信号通路专用于在所述第二集成 电路存储器裸片和第二集成电路缓冲器器件之间携带所述第二数据；

耦合至所述第一集成电路缓冲器器件和所述连接器接口的第四 信号通路，其中，所述第四信号通路专用于在所述第一集成电路缓冲 器器件和所述连接器接口之间携带所述第一数据；以及

耦合至所述第二集成电路缓冲器器件和所述连接器接口的第五 信号通路，其中，所述第五信号通路专用于在所述第二集成电路缓冲 器器件和所述连接器接口之间携带所述第二数据。

3.根据权利要求1所述的存储器模块，其中，所述第一信号通路 包括向所述第一集成电路缓冲器裸片和所述第二集成电路缓冲器裸 片提供时钟信号的信号线。

4.根据权利要求3所述的存储器模块，其中

所述第一集成电路缓冲器裸片使用第一时钟信号产生第二时钟 信号，并将所述第二时钟信号提供给所述第一集成电路存储器裸片； 以及

所述第二集成电路缓冲器裸片使用所述第一时钟信号产生第三 时钟信号，并将所述第三时钟信号提供给所述第二集成电路存储器裸 片。

5.根据权利要求1所述的存储器模块，其中，所述第一信号通路 包括第一信号线，用于向所述第一集成电路缓冲器裸片提供第一时钟 信号、并向所述第二集成电路缓冲器裸片提供第二时钟信号。

6.根据权利要求1所述的存储器模块，其中，所述第一集成电路 缓冲器裸片部署在第一封装中，并且所述第一集成电路存储器裸片部 署在第二封装中，并且其中，所述第二集成电路缓冲器裸片部署在第 三封装中，并且所述第二集成电路存储器裸片部署在第四封装中。

7.根据权利要求6所述的存储器模块，其中，所述第一封装堆叠 在所述第二封装上。

8.根据权利要求6所述的存储器模块，其中，第五封装包括第三 集成电路存储器裸片，并且其中，所述第五封装堆叠在所述第一封装 上。

9.根据权利要求6所述的存储器模块，其中，所述第一封装堆叠 在所述第二封装上，并且其中，第五封装包括第三集成电路存储器裸 片，并且其中，所述第五封装堆叠在所述第一封装上。

10.根据权利要求1所述的存储器模块，其中，所述第一集成电 路缓冲器裸片和所述第一集成电路存储器裸片部署在第一公共封装 中，并且其中，所述第二集成电路缓冲器裸片和所述第二集成电路存 储器裸片部署在第二公共封装中。