[发明专利]相位内插器

权利要求书

1.一种相位内插器，包括：

第一电路，其输出具有第一相位延迟的第一信号和具有第二相位延迟的第二信号；以及

被耦合成从所述第一电路接收所述第一和第二信号的相位混合器，所述相位混合器包括：

多个电流驱动器，每个所述电流驱动器包括电流驱动器输入端和电流驱动器输出端，所述电流驱动器输入端被耦合成选择性地延迟所述第一或第二信号中的一个，所述电流驱动器输出端被耦合成输出相位延迟信号，所述多个电流驱动器的电流驱动器输出端耦合到一起以组合来自所述多个电流驱动器的相位延迟信号，以产生具有从所述第一和第二相位延迟的可选择加权组合内插的相位的输出相位延迟信号；以及

多个第一多路复用器，每个所述第一多路复用器耦合到所述多个电流驱动器中的一个，每个所述第一多路复用器被耦合成接收所述第一和第二信号并被耦合成独立地将所述第一信号或所述第二信号选择性地传递到所述多个电流驱动器中的相应一个的电流驱动器输入端，每个所述第一多路复用器响应于相位混合器选择信号以共同设置所述第一和第二相位延迟的所述可选择加权组合。

2.根据权利要求1所述的相位内插器，其中所述第一多路复用器被耦合成响应于具有温度计编码的相位混合器选择信号而选择性地传递所述第一或第二信号中的一个，且其中将所述多个电流驱动器的输出端耦合到一起以组合所述相位延迟信号，从而产生具有从所述第一和第二相位延迟的可选择加权组合内插的相位的所述输出相位延迟信号。

3.根据权利要求1所述的相位内插器，其中所述电流驱动器中的每一个包括：

上拉路径，其包括串联耦合的第一和第二晶体管，所述上拉路径耦合 在所述电流驱动器输出端和第一电压轨之间；以及

下拉路径，其包括串联耦合的第三和第四晶体管，所述下拉路径耦合在所述电流驱动器输出端和第二电压轨之间，其中所述第二和第三晶体管的栅极耦合到所述电流驱动器输入端。

4.根据权利要求3所述的相位内插器，其中所述第一晶体管的栅极被耦合成接收上拉路径偏置信号，所述第四晶体管的栅极被耦合成接收下拉路径偏置信号，所述相位内插器还包括用于产生所述上拉路径偏置信号的补偿逻辑，所述补偿逻辑包括：

串联耦合在所述第一电压轨和所述第二电压轨之间的第五、第六、第七和第八晶体管；以及

具有负输入端、正输入端和输出端的比较器，所述负输入端被耦合成接收所述第一电压轨的一半电压，所述正输入端耦合到所述第六和第七晶体管之间的节点，所述输出端用于产生所述上拉路径偏置信号，其中所述比较器的输出端进一步耦合到所述第五晶体管的栅极，且其中所述第八晶体管的栅极被耦合成接收所述下拉路径偏置信号。

5.根据权利要求3所述的相位内插器，其中所述电流驱动器中的每一个还包括：

耦合在所述第一电压轨和所述第一晶体管的栅极之间的第一电容器；

以及

耦合在所述第二电压轨和所述第四晶体管的栅极之间的第二电容器，所述第一和第二电容器被耦合成减小由于所述第一和第二电压轨上的噪声而导致的所述电流驱动器输出端上的所述相位延迟信号输出的扰动。

6.根据权利要求3所述的相位内插器，其中确定所述多个电流驱动器中的每一个的所述第一和第四晶体管的大小以在所述第一和第二信号之间内插多个相等的相位间隔。

7.根据权利要求6所述的相位内插器，其中确定所述多个电流驱动器 中的每一个的所述第一和第四晶体管的大小以基于加权温度计编码在所述第一和第二信号之间内插多个相等的相位间隔。

8.根据权利要求1所述的相位内插器，其中所述第一电路包括：

延迟锁定环，用于产生多个各自具有不同相位的延迟锁定环时钟信号；以及

第二多路复用器，其被耦合成接收所述多个延迟锁定环时钟信号并选择性地将所述延迟锁定环时钟信号中的两个作为所述第一和第二信号传递到所述相位混合器。

9.根据权利要求8所述的相位内插器，还包括：

控制电路，用于产生相位内插器选择信号；以及

耦合到所述控制电路、所述相位混合器和所述第二多路复用器的解码器，所述解码器被耦合成对所述相位内插器选择信号进行解码并响应于所述相位内插器选择信号产生所述相位混合器选择信号，并且响应于所述相位内插器选择信号产生多路复用器选择信号以控制所述第二多路复用器。