[发明专利]相位内插器

说明书

技术领域

本发明总体上涉及电子电路，尤其但并非排他地涉及相位内插器。

背景技术

在许多数据通信配置中，在数据流的发射机和数据流的接收机之间不传输独立的时钟信号。这样需要在接收端从数据流恢复时钟以便随后恢复数据。在穿过一个或多个时钟定时域传输数字数据时常常发生这个问题。下面的情况并不少见：在下层频率时钟几乎相同、但相位彼此不同或变化的时钟定时域之间传输数字数据。

接收端可以从数据流导出抽样信号，然后使用该抽样信号在抽样时间对所接收的数据进行抽样以产生最优数据恢复。以这种方法可以使数据恢复误差最小化。需要准确定时控制技术来实现和维持最优抽样时间，在所接收的数据流具有高数据速率(例如数据速率为每秒数吉比特)时尤其如此。这种定时控制包括控制抽样信号的相位和频率，所述抽样信号用于对所接收的数据信号进行抽样。

随着所接收的数据速率增加到每秒数吉比特的范围，有效控制接收机中的抽样相位的难度相应增大。在数吉比特频率处这一问题进一步严重，因为数据眼宽(可以对所接收的数据进行有效抽样的时间段)随着频率增加而减小。

常使用相位内插器将抽样相位精确定位在所接收的数据眼的中心。为了使建立和保持时间容限(time margin)最大化，应当以高精度和最小化的抖动来定位抽样时钟。此外，由于芯片性能受到供给功率的限制，因此减小相位内插器的功耗有助于实现高性能的抽样。

发明内容

根据本发明的一个方面，提供了一种相位内插器。该相位内插器包括：第一电路，其输出具有第一相位延迟的第一信号和具有第二相位延迟的第二信号；以及被耦合成从所述第一电路接收所述第一和第二信号的相位混合器，所述相位混合器包括：多个电流驱动器，每个所述电流驱动器包括电流驱动器输入端和电流驱动器输出端，所述电流驱动器输入端被耦合成选择性地延迟所述第一或第二信号中的一个，所述电流驱动器输出端被耦合成输出相位延迟信号，所述多个电流驱动器的电流驱动器输出端耦合到一起以组合来自所述多个电流驱动器的相位延迟信号，以产生具有从所述第一和第二相位延迟的可选择加权组合内插的相位的输出相位延迟信号；以及多个第一多路复用器，每个所述第一多路复用器耦合到所述多个电流驱动器中的一个，每个所述第一多路复用器被耦合成接收所述第一和第二信号并被耦合成独立地将所述第一信号或所述第二信号选择性地传递到所述多个电流驱动器中的相应一个的电流驱动器输入端，每个所述第一多路复用器响应于相位混合器选择信号以共同设置所述第一和第二相位延迟的所述可选择加权组合。

根据本发明的另一个方面，提供了一种用于相位内插的方法。该方法包括：产生具有第一相位的第一信号和具有第二相位的第二信号；产生相位混合器选择信号；响应于所述相位混合器选择信号而选择性地将所述第一或第二信号中的一个传递到多个电流驱动器中的每一个；从所述多个电流驱动器产生多个相位延迟信号；以及组合所述多个相位延迟信号中的每一个以产生具有从所述第一和第二相位的加权组合内插的第三相位的加权相位延迟信号，其中从所述多个电流驱动器产生所述多个相位延迟信号包括：通过耦合到每一个所述电流驱动器的公共节点吸收第一组合电流；以及通过耦合到每一个所述电流驱动器的所述公共节点提供第二组合电流，其中所述第一和第二组合电流具有相等的幅度，以产生上升和下降时间相等的所述加权相位延迟信号。