[发明专利]用于编程闪速或EE阵列的阵列源极线（AVSS）控制的高电压调整

权利要求书

1.一种用于对闪速存储阵列进行编程的方法，所述用于编程的方法包括：

将电流源和电势源中的至少一者耦合到所述闪速存储阵列中至少一个被选中位线，所述闪速存储阵列还包括多个闪速存储单元，每个闪速存储单元包括两个晶体管；

通过比较器监视阵列VSS线的电势V_AVSS，所述阵列VSS线耦合到构成所述闪速存储阵列的所述多个闪速存储单元中的每一者；

允许所述阵列VSS线电浮动，直到所述电势V_AVSS近似等于基准电势V_ref；以及

通过将所述电流源和所述电势源中的至少一者去耦来终止所述编程。

2.如权利要求1所述的方法，其中所述基准电势V_ref是近似4伏。

3.如权利要求1所述的方法，其中所述耦合所述电流源和所述电势源中的至少一者的方法还包括：在近似0.5毫秒内将所述被选中位线的位线电势V_BL从近似0伏升高到近似12伏。

4.一种用于对闪速存储单元进行编程的方法，所述方法包括：

在包括选择晶体管和双栅晶体管的闪速存储单元中，所述选择晶体管包括耦合到位线的漏极端子、耦合到字线的栅极端子以及耦合到所述双栅晶体管漏极端子的源极端子，所述双栅晶体管还包括耦合到选择线的控制栅端子以及耦合到阵列VSS线的源极端子，将近似0伏的电势施加到所述选择线；

将字线电势V_WL施加到所述字线，以便将所述选择晶体管偏置成导通；

在受控时间间隔内，将施加到所述位线的位线电势V_BL从近似0伏增大到编程电势；

使所述阵列VSS线电浮动；

当阵列VSS线电势V_AVSS近似达到基准电压V_ref时，终止增大所述位线电势V_BL；

在编程时间间隔内，将所述位线电势V_BL维持在所述编程电势；

在受控的时间间隔内，使所述位线电势V_BL返回到近似0伏；以及

将所述阵列VSS线耦合到近似0伏的电势。

5.如权利要求4所述的方法，其中所述编程时间间隔是近似4毫秒，且所述受控的时间间隔是近似0.5毫秒。

6.如权利要求4所述的方法，其中所述编程电势是近似11至12伏，且所述基准电压Vref是近似4伏。

7.一种闪速存储阵列，所述闪速存储阵列包括：

多个闪速存储单元，每个闪速存储单元包括选择晶体管和双栅晶体管，所述选择晶体管具有耦合到多个阵列位线之一的漏极端子、耦合到多个阵列字线之一的栅极端子以及耦合到所述双栅晶体管漏极端子的源极端子，所述双栅晶体管还具有耦合到多个选择线之一的控制栅端子以及耦合到阵列VSS线的源极端子，

电流源，其耦合到所述多个阵列位线中的至少一者，以及

电压比较器，其耦合到所述阵列VSS线以及耦合到具有基准电压电势V_ref的基准电压源，所述电压比较器的输出耦合到所述电流源，所述电压比较器的输出被配置成响应于阵列VSS线电势V_AVSS近似等于基准电压电势V_ref而终止所述电流源的操作。