[发明专利]用于编程闪速或EE阵列的阵列源极线（AVSS）控制的高电压调整

说明书

技术领域

[01]本发明涉及集成电路。更具体地，本发明提供了一种改善的用于控制耦合到浮动栅晶体管的浮动栅的电势的方法和装置。

背景技术

[02]非易失性存储器包括当今使用的各种电子设备中的重要部件。尤其有用的一种非易失性存储器是电可擦除可编程只读存储器(EEPROM)。闪速存储器(也称作闪速EEPROM存储器)是一种EEPROM存储器，闪速EEPROM的区别性特征是可能同时擦除多组存储单元。例如，可将擦除过程全局地施加到阵列(全片擦除)或者局部地施加到阵列的特定部分(扇区擦除)。同时被擦除的各组存储单元的源电极连接到公共源极线。

[03]闪速存储器的单元通常并入有双栅MOSFET晶体管。双栅MOSFET晶体管包括置于沟道区上、插入有栅电介质(通常是硅的氧化物，称作隧道氧化物)的电隔离的多晶硅栅(浮动栅)。通常利用第二多晶硅层制造的控制栅被绝缘地设置在浮动栅之上。双栅MOSFET可以通过Fowler-Nordheim隧穿或者通过在漏极区进行沟道热电子注入被编程，并且通过Fowler-Nordheim隧穿被擦除。本发明涉及通过Fowler-Nordheim隧穿来完成编程和擦除两者的EEPROM存储器。

[04]当浮动栅存储负电荷时，双栅MOSFET具有相对高的阈值电压，且相关的闪速存储单元被称作是处于擦除状态。当闪速存储单元处于擦除状态时，存储在浮动栅上的负电荷防止双栅MOSFET在读操作期间所施加的电压下导通。

[05]当浮动栅存储中性电荷或正电荷时，双栅MOSFET具有相对低的阈值电压，且相关的闪速存储单元被称作是处于编程状态。当闪存单元处于编程状态时，存储在浮动栅上的中性电荷或正电荷使得双栅MOSFET能够在读操作期间所施加的电压下导通。

[06]双栅MOSFET的大小和组成在其制造过程中发生变化。结果，一些闪存单元可具有稍微厚或薄的隧道氧化物。该隧道氧化物厚度变化导致阈值电压的变化。一般而言，被擦除单元的阈值电压通常是正值V_te。被编程单元的阈值电压通常是负值V_tpV_te和V_tp的差被称作编程裕度(program margin)V_pm：

V_pm＝V_te—V_tp               (1)

相对大的编程裕度V_pm是理想的，因为大的编程裕度V_pm使得更容易区分被编程单元与被擦除单元。换句话说，大的V_pm值使得容易读取单元内容。

[07]由于闪存单元的磨损机制，编程裕度V_pm是不稳定的；更确切地，V_pm随着每个编程/擦除周期而降低。在经过多个编程/擦除周期之后，该裕度减小到单元故障的程度——内容不再能被可靠地读取。过编程以及过擦除闪存单元导致V_pm的减小更快地发生。因此，为了使闪速存储单元(以及因此闪速存储阵列)工作寿命最大化，必须很好地控制编程和擦除操作。具体地，编程操作必须充分升高浮动栅电势以便获得足够的V_tp值，但是同时必须准备限制浮动电势以便避免过编程所述单元。

[08]在现有技术中，用于控制单元编程操作的方法已经涉及限制位线的电势，如授予Jae-Kwan Park的美国专利第6,865,110号所述。授予Fratin等人的美国专利第6,507,067号描述了包括单晶体管闪速存储单元的闪速EEPROM。该闪速EEPROM并入有电流限制电阻器以及基于二极管的箝位装置，以便在擦除操作期间对公共源极线提供电压限制。基于二极管的箝位装置缺乏方便地调节源极线电势的能力，从而依赖于二极管接通特性来限制源极线电势。在’067专利中描述的配置没有象在以下对本发明所描述的那样，使源极线电势能够在编程操作期间提供对浮动栅电势的直接测量。需要的是一种用于在编程期间提供对耦合到闪速存储器件的浮动栅的电势的改善控制的装置。尤其是，由于通常在大量闪速存储配置中采用双晶体管配置，因此想得到一种适于双晶体管闪存单元配置的方法。

发明内容