[发明专利]位于保护性层顶部上的高密度高Q值电容器

权利要求书

1.一种集成电路(100)，其包含：

半导体衬底(105)，所述半导体衬底包含装置元件和互连所述装置元件并具有最上层(115)的金属化层(110)；

保护性涂层(120)，其在所述金属化层(110)上面形成，所述保护性涂层具有暴露出部分所述金属化层(110)的多个图案化区域(116a-c)，

第一导电层(125)，其在所述保护性涂层(120)上形成；

电介质层(130)，其在所述第一导电层(125)上面形成；

第二导电层(160)，其在所述电介质层(130)上面形成；以及

多个侧壁间隔(142)，其接触所述第一导电层(125)的末端部分。

2.根据权利要求1所述的集成电路(100)，其中至少一个所述图案化区域(116a-c)形成电容器并且其中所述至少一个所述图案化区域(116a-c)包含被从所述保护性涂层(120)形成的指状元件(118)分开的多个孔洞(117)。

3.根据权利要求1所述的集成电路，其还包含：

在所述第一导电层(125)和所述第二导电层(160)之间设置的第三导电层(150)。

4.根据权利要求2所述的集成电路(100)，其还包含：

在所述第一导电层(125)和所述第二导电层(160)之间设置的第三导电层(150)，其中所述第二金属层(160)填充被从所述保护性涂层(120)形成的所述指状元件(118)分开的至少部分所述孔洞(117)。

5.根据权利要求1所述的集成电路，其中所述金属化层(110)包含铜或铝。

6.根据权利要求4所述的集成电路，其中所述第二导电层(160)包含铜。

7.一种制造集成电路(100)的方法，该方法包含：

形成半导体衬底(105)，所述半导体衬底包含装置元件和互连所述装置元件并具有最上层(115)的金属化层(110)；

在所述金属化层(110)上面形成保护性涂层(120)；

在所述保护性涂层(120)中形成具有暴露出部分所述金属化层(110)的多个图案化区域(116a-c)；

在所述保护性涂层(120)上形成第一导电层(125)；

在所述第一导电层(125)上面形成电介质层(130)；

在所述电介质层(130)上面形成第二导电层(160)；以及

形成多个侧壁间隔(142)，其接触所述第一导电层(125)的末端部分。

8.根据权利要求7所述的制造集成电路(100)的方法，其还包含：

在至少一个所述图案化区域(116a-c)中形成被从所述保护性涂层(120)形成的指状元件(118)分开的多个孔洞(117)。

9.根据权利要求7所述的制造集成电路(100)的方法，其还包含：

在形成所述第二导电层(160)之前在所述电介质层(130)上面形成第三导电层(150)。

10.一种制造电容器的方法，该方法包含：

形成半导体衬底(205)，所述半导体衬底包含装置元件和互连所述装置元件并具有最上层(215)的金属化层(210)；

在所述金属化层(210)上面形成保护性涂层(220)；

在所述保护性涂层(220)上形成具有暴露出部分所述金属化层(210)的多个图案化区域(216a-c)；

在所述保护性涂层(220)上形成第一导电层(225)；

在所述第一导电层(225)上面形成电介质层(230)；以及

形成第二导电层(235)，其在所述电介质层(230)上面形成并且填充至少一个所述图案化区域(216a-c)。