[发明专利]宽带电路和方法

说明书

相关申请案的交叉参考

本申请案是2005年10月21日申请的第11/256,118号美国专利申请案的部分接续申请案且主张所述申请案的权利，所述申请案的揭示内容以引用方式并入本文中。

技术领域

本发明涉及宽带电路，且特定来说涉及可在电路级之间使用的宽带电路。

背景技术

电子电路通常以若干级来构造。举例来说，模拟电路可包含一个或一个以上串联连接的放大器，其中每个放大器构成电路的具有特定放大强度(即，增益)的级。其它级可包含滤波器、混频器、模拟到数字转换器(“ADC”)、数字到模拟转换器(“DAC”)、例如功率放大器或低噪声放大器的多种不同放大器，或其它电路级。数字电路也可以若干级连接，如所属领域的技术人员众所周知。

图1A说明与电路级相关联的一个问题。第一电路级101接收输入信号“In”并将输出信号提供到第二电路级102的输入，第二电路级102又产生输出信号“Out”。在许多级中，级的输出包含某种输出阻抗以用于将输出处的电流转换为电压。此实例中的输出阻抗由连接在输出与电源Vdd之间的电阻器(“R_L”)103表示。任一电路级的输出节点将具有相应的寄生输出电容。寄生输出电容可能是由于多种众所周知的因素，例如由导电迹线引入的电容(即，布线电容)、MOS晶体管的栅极到漏极电容或漏极到衬底电容、或导电迹线与电阻器端子之间的触点的电容，这里仅举出其中的几种。级101的输出节点的所有寄生电容由电容器C_p1表示。类似地，电路级的输入节点也将具有相关联的寄生电容，其源于例如MOS晶体管的栅极电容以及多种其它众所周知的源。级102的输入节点的所有寄生电容由电容器C_p2表示。

图1B展示图1A的等效电路和相应的频率响应。与寄生电容相关联的一个问题是，其可有效地使可耦合在电子电路的级之间的信号频率的带宽变窄。举例来说，级101的输出处的信号将经历由输出阻抗与寄生电容的并联组合引起的低通滤波。在图1B中，组合的寄生电容由C_T表示。图1B中的曲线图展示电路的带宽，其中值C_T和R_L如下：

C_T＝600fF

R_L＝50Ω。

级101的输出信号将以如下频率衰减3dB：

f_3db＝1/2πR(C_p1+C_p2)。

为了与以下的曲线图进行比较，图1B展示1dB频率而不是3dB频率。然而在此实例中，1dB频率大约是3dB频率的一半。因此，为了增加电路的带宽，必须减小电阻或电容。由于电阻通常用于设定前一级的增益，因此通常需要减小寄生电容。然而，在任何给定的工艺技术或应用中，对寄生电容可以减小的程度存在实际的限制。因此，通常需要减小寄生电容对正在由电路的每一级处理的信号的“影响”。

图1C是现有技术级间电路100C。在此电路中，第一级包含晶体管(M1)101，其具有经耦合以接收输入信号的栅极和具有寄生电容C_pM1的漏极。晶体管101的输出节点具有归因于布线的来自寄生电容的进一步寄生电容C_pR。由于所述电容是并联的，所以这些寄生电容将相加并可由如图示的单个电容器表示。类似地，第二级包含晶体管(M2)102，其具有经耦合以接收前一级的输出信号的栅极。对第二级的输入具有寄生电容C_pM2。无源网络104提供于晶体管101的输出与晶体管102的输入之间。在此电路中，无源网络的输入耦合到晶体管101的漏极输出，且无源网络104的输出耦合到晶体管102的栅极。网络104包含电感器(L2)105、输入电容C_pM1和C_pR、输出电容C_pM2以及电阻器103。网络104是在第一级的输出与第二级的输入之间的三阶滤波器。在此电路中，寄生电容被吸收入网络104中，且系统的总带宽可增加。在此情况下，网络的输出包含用于设定前一级的增益的负载。然而，带宽通常受到第二级的输入处的寄生电容(这里是M2的栅极电容)的限制。因此，对于给定的增益要求，带宽将通常受到由M2的寄生输入电容引起的滤波器输出处的电容性负载的约束。