[发明专利]半导体器件

说明书

技术领域

本发明涉及一种在半导体衬底上隔着绝缘膜形成有薄膜元件的半导体器件，更具体而言涉及一种以薄膜电感器元件作为薄膜元件的半导体器件。

背景技术

近来，已经公知具有所谓的CSP(芯片尺寸封装)结构的半导体器件，并已经使用这种半导体器件来提高电路板的封装密度，在该CSP结构中，半导体芯片和封装的尺寸几乎是相等的。具有这种CSP结构的半导体器件具有多个接线柱，用于连接到例如连接到半导体芯片的连接焊盘的外部电路，并通过在每一个接线柱的上表面上形成焊球来将半导体器件连接到电路板。

为了形成具有(例如)射频无线通信功能的半导体芯片，必需要在半导体芯片中形成诸如电容器元件和电感器元件等各种无源元件，以便实现PLL电路、VCO电路或滤波电路的RF功能。由于这些无源元件需要较大的面积，因此如果要把这些无源元件结合到半导体芯片中芯片面积就不可避免地增加。因此，有时必需要通过如下方式来形成这些无源元件：在具有集成电路的半导体衬底上的绝缘膜上形成薄膜元件，并将无源元件连接到集成电路，由此抑制芯片面积的增加并提高封装密度。

在形成作为薄膜元件的薄膜电感器元件时，通过在两个端子之间形成螺旋导电层来形成该薄膜电感器元件。如果该薄膜电感器元件的两个端子形成在同一平面上且使螺旋导电层的匝数大于一，以便增大薄膜电感器元件的电感值，则形成薄膜电感器元件的导电层一定会在某一部分彼此交叉。

在导电层的该交叉部分中，两个导电层隔着半导体衬底上的绝缘膜而彼此交叉；一个导电层是形成在绝缘膜下方的下导电层，而另一个导电层是形成在绝缘膜上方的上导电层。

下导电层比上导电层更接近衬底。当把半导体衬底用作衬底时，在接近衬底的下导电层中由于衬底的影响而使电感器特性值(Q值)减小。亦即，当电流流经下导电层时，因为衬底的电阻较低，由于感应而使半导体衬底中也流过涡流。由于该涡流产生的损耗导致薄膜电感器元件Q值减小的现象；下导电层离电感器元件的端子越近，并且下导电层的长度越长，则Q值减小的影响也就越大。

而且，如果导电层的交叉部分靠近薄膜电感器元件的两个端子之一，则从该端子所观察到的电感器的Q值变得小于从另一个端子所观察到的Q值，这使得从两个端子所观察到的电感器特性彼此不同。

要求电感器元件具有高Q值的高性能，并要求当从两个端子观察时电感器元件具有对称的特性。亦即，电感器元件是一种双端子元件且没有极性。因此，在将电感器元件用作电路元件时，通常无需考虑待连接到电路的端子，因此从两个端子所观察到的特性必需要相等。然而，在具有上述布局的薄膜电感器元件中从两个端子所观察到的电感器特性值是不同的，这使得很难将该元件用作电路元件。

发明内容

本发明的优点在于能够提供这样的半导体器件，其在半导体衬底上隔着绝缘膜形成薄膜元件，并且在把薄膜电感器元件形成为薄膜元件时，该半导体器件能够使从薄膜电感器元件的两个端子所观察到的特性值基本相等。

为了获得以上优点，根据本发明的第一半导体器件包括：半导体衬底；形成在所述半导体衬底上的绝缘膜；以及薄膜电感器元件，其形成在所述绝缘膜上并包括第一端子、第二端子和导电层，所述导电层在所述第一端子和所述第二端子之间形成为螺旋形状，从而具有多匝和至少一个交点。所述导电层包括：(i)形成在所述半导体衬底上的第一导电层，以及(ii)形成在所述绝缘膜上的第二导电层，所述第二导电层连接到所述第一端子和所述第二端子，在所述交点处隔着所述绝缘膜与所述第一导电层交叉，并在所述交点附近电连接到所述第一导电层。在沿所述导电层的长度方向从中点到所述第一端子和所述第二端子的方向上对称地设置所述第一导电层和所述第二导电层，所述中点是所述第一端子和所述第二端子之间的中点，并且将从所述第一端子到电连接到所述第一导电层的所述第二导电层的一部分的长度与从所述第二端子到电连接到所述第一导电层的一部分的长度之比设置为这样的值，使得从所述第一端子所观察到的所述薄膜电感器元件的Q值和从所述第二端子所观察到的所述薄膜电感器元件的Q值之间的差异为10％或更少。

所述半导体衬底具有在其中形成集成电路的电路元件形成区，所述绝缘膜形成在所述电路元件形成区上，且所述第一导电层形成在所述电路元件形成区中。在所述半导体衬底上形成多个用于外部连接的连接端子，所述薄膜电感器元件的第一端子和第二端子中的每一个都连接到所述多个连接端子之一。所述第一导电层通过形成在所述交点附近的绝缘膜中的至少一个孔而电连接到所述第二导电层。