[发明专利]使用经修改的通过电压在减小的程序干扰下对非易失性存储器进行编程的方法

权利要求书

1.一种用于对非易失性存储器进行编程的方法，其包括：

通过对选择的字线施加编程电压而对一组非易失性存储元件中的选择的非易失 性存储元件进行编程；及

在所述编程期间，将第一电压施加于与所述组中先前已完成编程的非易失性存储 元件相关联的至少一第一字线以对第一相关联的沟道区的电位进行增压，并且将第 二电压施加于与所述组中未经编程及/或部分编程的非易失性存储元件相关联的至 少一第二字线以对第二相关联的沟道区的电位进行增压，所述第一电压大于所述第 二电压。

2.根据权利要求1所述的方法，其中：

所述第一电压大于所述第二电压的量足以减少从所述第二相关联的沟道区到所 述第一相关联的沟道区的电荷泄漏。

3.根据权利要求1所述的方法，其中：

所述第一电压比所述第二电压高约二至三伏特。

4.根据权利要求1所述的方法，其中：

所述第一相关联的沟道区是源极侧沟道区，并且所述第二相关联的沟道区是漏极 侧沟道区。

5.根据权利要求1所述的方法，其中：

所述组是从所述组的源极侧开始编程并在所述组的漏极侧结束编程，所述至少一 第一字线包括至少一个源极侧字线，并且所述至少一第二字线包括至少一个漏极侧 字线。

6.根据权利要求1所述的方法，其中：

将所述第一电压施加至位于所述选择的字线与所述组的源极侧之间的连续字线； 以及

将所述第二电压施加至位于所述选择的字线与所述组的漏极侧之间的连续字线。

7.根据权利要求1所述的方法，其进一步包括：

在所述编程期间，施加低于所述第一电压的第三电压至位于所述选择的字线与所 述至少一第一字线之间的字线。

8.根据权利要求7所述的方法，其中：

所述第三电压接近0至1伏特。

9.根据权利要求1所述的方法，其进一步包括：

在所述编程期间，通过分别将第三、第四与第五电压施加至位于所述选择的字线 与所述至少一第一字线之间的第三、第四与第五字线而形成位于所述第一与第二相 关联的沟道区之间的隔离区，所述第四字线在所述第三与第五字线之间，所述第三、 第四与第五电压小于所述第一电压，并且所述第四电压小于所述第三与第五电压。

10.根据权利要求9所述的方法，其中：

所述第三与第五电压接近相等。

11.根据权利要求1所述的方法，其进一步包括：

在所述编程期间，通过分别将第三、第四、第五、第六与第七电压施加至位于所 述选择的字线与所述至少一第一字线之间的第三、第四、第五、第六与第七字线而 形成位于所述第一与第二相关联的沟道区之间的隔离区，所述第五字线在所述第四 与第六字线之间，所述第四、第五与第六字线在所述第三与第七字线之间，所述第 三、第四、第五、第六与第七电压小于所述第一电压，并且所述第五电压小于所述 第三、第四、第六与第七电压。

12.根据权利要求11所述的方法，其中：

在所述第五字线的一侧上，所述第三电压大于所述第四电压，并且在所述第五字 线的另一侧上，所述第七电压大于所述第六电压。

13.根据权利要求12所述的方法，其中：

所述第三与第七电压接近相等；以及

所述第四与第六电压接近相等。

14.根据权利要求1所述的方法，其中：

所述非易失性存储元件包括多电平存储元件。

15.根据权利要求1所述的方法，其中：

所述组非易失性存储元件包括NAND串。