[发明专利]使用经修改的通过电压在减小的程序干扰下对非易失性存储器进行编程的方法

说明书

技术领域

本发明涉及在减小的程序干扰下对非易失性存储器进行编程。 

背景技术

半导体存储器已越来越普遍地用于各种电子装置中。例如，非易失性半导体存储器用于蜂窝式电话、数码相机、个人数字助理、移动计算装置、非移动计算装置及其他装置。电可擦除可编程只读存储器(EEPROM)及快闪存储器属于最普遍的非易失性半导体存储器。与传统、具有完全特征的EEPROM相比，采用快闪存储器(也是一类EEPROM)，可在一个步骤中擦除整个存储器阵列或存储器的一部分的内容。 

传统EEPROM与快闪存储器均使用浮动栅极，其定位在半导体衬底中的沟道区上方并与所述沟道区绝缘。所述浮动栅极定位在源极区与漏极区之间。控制栅极提供在所述浮动栅极上方并与所述栅极绝缘。通过保留在所述浮动栅极上的电荷的量来控制如此形成的晶体管的阈值电压。即，在接通晶体管之前，为允许在其源极与漏极之间传导而必须向所述控制栅极施加的最小量的电压是通过浮动栅极上的电荷的电平来控制。 

某些EEPROM及快闪存储器装置具有用于存储两个范围的电荷的浮动栅极，并因此可在两种状态(例如擦除状态与编程状态)之间编程/擦除所述存储器元件。此快闪存储器装置有时称为二进制快闪存储器装置，因为每一存储器元件可以存储一位数据。 

多状态(还称为多电平)快闪存储器装置是通过识别多个不同的经允许/有效的编程阈值电压范围来实施。每个不同阈值电压范围对应于存储器装置中所编码的数据位集的一预定值。例如，当可将每个存储器元件放置在对应于四个不同阈值电压范围的四个离散电荷带的一者中时，每个存储器元件可以存储两位数据。 

通常，在程序操作期间施加于控制栅极的程序电压Vpgm是作为一系列脉冲施加，其量值随时间而增加。在一种可行的方法中，脉冲的量值是随每次连续脉冲而增加预定步进大小，例如0.2至0.4V。可以将Vpgm施加于快闪存储器元件的控制栅极。在程序脉冲之间的周期中，实施验证操作。即，在连续编程脉冲之间读取正并行编程的元件群组的每个元件的编程电平，以确定所述电平是等于还是大于正将元件编程到的验证电 平。对于多状态快闪存储器元件阵列而言，可针对元件的每一状态执行验证步骤以确定所述元件是否已到达其与数据相关联的验证电平。例如，能够以四种状态存储数据的多状态存储器元件可能需要针对三个比较点来执行验证操作。 

此外，当对EEPROM或快闪存储器装置(例如NAND串中的NAND快闪存储器装置)进行编程时，通常将Vpgm施加于控制栅极并对位线进行接地，从而使来自单元或存储器元件(例如存储元件)的沟道的电子得以注入浮动栅极中。当电子在浮动栅极中累积时，浮动栅极变成带负电并且存储器元件的阈值电压会升高，从而将存储器元件视为处于编程状态。在标题为“非易失性存储器的源极侧自我增压技术”的美国专利案6,859,397及2005年2月3日公布的标题为“检测过编程存储器”的美国专利申请公告案2005/0024939中可找到关于此类编程的更多信息，两个申请案以全文引用的方式并入本文。 

在对选择的存储器元件进行编程期间，可能在称为程序干扰的过程中不注意地对邻近存储器元件进行编程。例如，当将Vpgm施加于字线时，可能会不注意地对并不希望编程但是与经选择以进行编程的存储器元件在相同的字线上的存储器元件进行编程。可使用若干技术来防止程序干扰。例如，采用自我增压，电性隔离与未选择的位线相关联的沟道，并且在编程期间将一通过电压(例如10V)施加于与未选择的存储器元件相关联的字线。未选择的字线耦合到与未选择的位线相关联的沟道，从而使一电压(例如8V)存在于未选择的位线的沟道中，这往往减小程序干扰。因此，自我增压使电压增压存在于沟道内，这往往降低横跨穿隧氧化物的电压并因而减小程序干扰。此外，局部自我增压(LSB)与擦除区域自我增压(EASB)尝试通过将先前编程元件的沟道与所禁止的元件的沟道隔离来减小程序干扰。