[发明专利]用于图形处理器的并行阵列结构

权利要求书

1.一种图形处理器，其包含：

多线程核心阵列，其包括多个处理群集，每一处理群集包括多个可操作以执行 顶点着色器程序，几何着色器程序，和/或像素着色器程序的处理核心，所述像素 着色器程序从覆盖数据产生像素数据，所述多个处理核心的每一个包括多个处理 引擎；

光栅化器，其经配置以针对多个像素的每一者产生覆盖数据；以及

像素分配逻辑，其经配置以将所述覆盖数据从所述光栅化器传递到所述多线程 核心阵列中的所述处理群集中的一者，

其中每一处理群集包括配置以引导所述处理核心执行所述顶点和/或几何着色器 程序的几何模块；

其中每一处理群集包括配置以引导所述处理核心执行所述像素着色器程序的像 素模块；

其中所述像素分配逻辑至少部分基于执行资源的可用性而选择将第一像素的所 述覆盖数据传递到其的所述处理群集中的所述一者；

其中每一几何模块和像素模块联合控制所述处理核心的不同子集。

2.根据权利要求1所述的图形处理器，其中所述第一像素所在的图像区域被划分成 多个瓦片，每一瓦片被指派给所述处理群集中的一者，且其中所述像素分配逻辑 基于关于所述多个瓦片中的哪个瓦片包括所述第一像素的确定而选择所述处理群 集中的所述一者。

3.根据权利要求2所述的图形处理器，其中所述多个瓦片中的至少两者被指派给所 述处理群集中的每一者，其中对于每一处理群集，指派给其的所述瓦片并非彼此 邻近。

4.根据权利要求1所述的图形处理器，其中所述处理群集的每一者经配置以将像素 数据传递到帧缓冲器的多个分区中的相应一者。

5.根据权利要求1所述的图形处理器，其进一步包含交叉开关，所述交叉开关耦合 到所述处理群集的每一者且经配置以将像素数据从所述处理群集传递到具有多个 分区的帧缓冲器。

6.根据权利要求5所述的图形处理器，其中所述交叉开关经配置以使得由所述处理 群集的任一者产生的像素数据可传递到所述帧缓冲器分区中的任一者。