[发明专利]用于图形处理器的并行阵列结构

说明书

相关申请案的交叉参考

本申请案主张2005年12月19日申请的第60/752,265号美国临时申请案的优先权， 所述临时申请案的全文出于所有目的而以引用的方式并入本文中。

本申请案与下列共同转让的共同待决的美国专利申请案相关：2005年11月29日 申请的第11/290,303号申请案；2005年11月29日申请的第11/289,828号申请案；和 2005年12月19日申请的第11/311,993号申请案，所述申请案的全文均出于所有目的 而以引用的方式并入本文中。

技术领域

本发明大体上涉及图形处理器，且明确地说，涉及用于图形处理器的并行阵列结构。

背景技术

当需要执行多个独立计算时，并行处理技术会增强处理器或多处理器系统的处理 量。可将计算划分成通过程序定义的若干任务，其中将每一任务作为单独线程执行。(如 本文使用的，“线程”大体上是指使用特定输入数据来执行特定程序的实例，且“程序” 是指从输入数据产生结果数据的可执行指令序列。)使用处理器内部的不同处理引擎来 同时执行并行线程。

许多现有处理器结构支持并行处理。最早的此类结构使用联网在一起的多个离散处 理器。更近一些，已经在单个芯片上制作了多个处理核心。采用各种方式控制这些核心。 在称为多指令多数据(MIMD)机器的一些实例中，每一核心独立地取出其自己的指令 并将所述指令发布到其自己的处理引擎(或多个引擎)。在称为单指令多数据(SIMD) 机器的其它实例中，核心具有单个指令单元，其将同一指令并行发布到多个处理引擎， 所述多个处理引擎对不同输入操作数执行所述指令。SIMD机器通常在芯片面积方面具 有优点(因为仅需要一个指令单元)且因此在成本方面具有优点；缺点是并行性只能使 得可同时执行同一指令的多个实例。

常规的图形处理器使用非常宽的SIMD结构来实现图像渲染应用中的高处理量。此 类应用通常需要对大量物体(顶点或像素)执行相同程序(顶点着色器或像素着色器)。 由于每一物体是独立于所有其它物体但使用同一操作序列加以处理的，所以SIMD结构 以合理的成本提供相当可观的性能增强。通常，GPU包括一个执行顶点着色器程序的 SIMD核心和另一个执行像素着色器程序的具有可比大小的SIMD核心。在高端GPU 中，有时提供多组SIMD核心以支持甚至更高程度的并行性。

这些设计具有若干缺点。首先，单独设计并测试用于顶点和着色器程序的单独处理 核心，从而常常导致至少一些重复劳动。其次，顶点操作与像素操作之间的图形处理负 荷的划分在很大程度上因应用而不同。如此项技术中所已知的，可通过下列方式向图像 添加细节：使用许多小基元，这会增加顶点着色器核心的负荷；和/或使用复合的纹理 映射与像素着色操作，这会增加像素着色器核心的负荷。在大多数情况下，负荷并未得 到完美平衡，且一个核心或另一个核心并未得到充分利用。举例来说，在像素密集应用 中，像素着色器核心可以最大处理量运行，而顶点核心处于闲置，等待已经处理的顶点 移动进入管线的像素着色器级。相反，在顶点密集应用中，顶点着色器核心可以最大处 理量运行，而像素核心处于闲置，等待新顶点得以供应。在任一情况下，实际上浪费了 可用处理循环的某部分。

因此，将需要提供一种图形处理器，其可适应于不同着色器上的变化负荷，同时维 持较高程度的并行性。

发明内容

本发明实施例提供图形处理器，其使用可缩放多线程核心阵列以在渲染操作期间执 行顶点着色器程序、几何着色器程序和/或像素着色器程序的任何组合。所述核心阵列 包括布置成一个或一个以上群集的许多多线程处理核心，其中同一群集中的核心由共享 核心接口控制。

在待执行像素着色器程序的实施例中，有利地基于像素在图像区域内的位置而选择 待在其中执行所述程序的群集或核心。在一个实施例中，将屏幕分成瓦片，其中将每一 瓦片指派给处理群集中的一者或另一者(或指派给处理群集内的特定核心)。指派给给 定处理群集或核心的瓦片有利地散布在整个屏幕上，以提供近似负荷平衡。