[发明专利]连接验证技术

说明书

技术领域

本发明通常涉及例如存储器装置的电子装置。更特定而言，本发明涉及一种用 于高效地测试电子装置的互连的装置和方法。

背景技术

本章节打算向读者介绍此项技术的各个方面，这些方面可涉及本发明的各个方 面，将在下文阐述及/或请求这些方面。相信，本论述有助于向读者提供背景信息， 以促进更好地理解本发明的各个方面。因此，应理解，应以此种观点来阅读这些叙 述，而非作为对现有技术的认可。

微处理器控制的电路用于各种应用中。所述应用包含个人计算机、控制系统、 电话网络及许多其它消费者产品。个人计算机或控制系统包含操纵所述系统的不同 功能的各种组件，例如微处理器。通过组合所述组件，可设计出各种消费者产品和 系统来满足特定需要。微处理器本质上是在软件程序控制下执行特定功能的通用装 置。所述软件程序通常存储在耦合到微处理器或其它外围装置的一个或一个以上存 储器装置中。

在例如计算机系统的系统中，广泛使用例如动态随机存取存储器(DRAM)装 置的半导体存储器装置来存储数据。所述存储器装置通常通过采用表面安装技术 (SMT)耦合到例如印刷电路板(PCB)的衬底。最主要表面安装技术的实例是细 节距表面安装(FPT)、管脚栅阵列(PGA)和球栅阵列(BGA)。如将了解，BGA技 术提供胜过FPT和PGA的数个优点。最常引述的BGA优点是减少的共面度问题， 因为不存在引线；减少的布局问题；减少的焊料膏印刷问题；减少的搬运损坏；更 小的尺寸；更好的电和热性能；更好的封装成品率；更好的板组装成品率；更高的 互接密度；多层互连选项；既定焊盘的更高数目的输入和输出；更容易扩展成多芯 片模块；及更快的设计到生产循环时间。

BGA半导体封装通常包含安装到衬底的半导体芯片。半导体芯片可通过接合线 电耦合到衬底。衬底含有导电路线，其允许信号从衬底上的半导体芯片经由衬底传 递到衬底的下部上的连接垫。多个焊料球沉积且电耦合到衬底背侧上的连接垫以用 作将衬底电连接到PCB或其它外部装置的输入/输出端子。然而，一旦将BGA封装 固定到PCB或其它装置，封装本身便会使封装与PCB或装置之间的连接不明确， 从而增加与识别焊接故障(例如短路和开路)以及通常验证封装是否适当连接相关 联的困难。

尽管已开发了各种x射线机和特定显微镜来尝试克服所述困难中的一些困难， 但将了解所述解决方案不完整且实施起来昂贵。另外，例如由IEEE公布的JTAG标 准的边界扫描允许测试存储器装置的一些连接。然而，JTAG需要额外的装置互连， 增加电路小片的尺寸，消耗时间且可影响对较高速度I/O的载入。另外，不支持对 例如电力和接地连接的某些连接的测试。

因此，需要促进高效测试两个衬底(例如集成电路(I/C)装置的衬底和PCB) 的连接垫之间的所有互连的装置和方法。进一步需要在不增加电路小片尺寸或影响 I/C装置操作的情况下启用所述测试的装置和方法。

发明内容

下文将阐述在范围上与最初请求的发明相称的某些方面。应理解，提出这些方 面仅旨在向读者简短地概述本发明可能采用的某些形式，且这些方面并不打算限制 本发明的范围。本发明的确可能包括未在下文阐述的各种方面。

本发明的实施例通常涉及测试I/C装置与安装表面之间的互连。在一些实施例 中，存储器装置的连接垫经由测试路径电耦合到所述装置的至少一个其它连接垫以 建立临时电流路径来促进测试。在其它实施例中，印刷电路板的连接垫类似地耦合 到所述电路板的至少一个其它连接垫。如以下所论述，然后可执行连续性测试以验 证所述连接垫处是否适当连接。一旦连续性测试完成，便可停用连接垫之间的测试 路径以避免干扰所述存储器装置的操作。在一些实施例中，目前所揭示的技术允许 当装置安装到电路板表面时高效验证到达印刷电路板的所有装置互连的连接性。

附图说明

在阅读下文详细说明并参照图式之后，本发明的优点可变得明了，图式中：

图1图解说明根据本发明实施例的实例性基于处理器的装置的框图；

图2图解说明实例性存储器阵列；

图3是根据本发明的一个实施例具有多级连接垫的实例性存储器装置的部分透 视图；

图4是图3的存储器装置的部分正视图；

图5是根据本发明某些实施例的存储器装置或印刷电路板的实例性多级连接垫 和焊料球的俯视平面图；