[发明专利]全缓冲DIMM读数据替代写确认

权利要求书

1.一种存储控制器，包括：

重放队列；以及

控制逻辑部件，响应通过点对点存储器总线从第一存储模块发送 的单个无差错响应而引退所述重放队列中的两个条目，

其中：

所述两个条目中的第一条目对应于使第一存储模块进行读取的 第一存储器命令；以及

所述两个条目中的第二条目对应于使第二存储模块进行写入的 第二存储器命令。

2.如权利要求1所述的存储控制器，其中，所述第一存储模块 位于所述第二存储模块的南方。

3.如权利要求2所述的存储控制器，其中，所述单个无差错响 应对应于所述第一条目和所述第一存储器命令。

4.如权利要求3所述的存储控制器，其中，所述单个无差错响 应包括从所述第一存储模块中读取的数据。

5.如权利要求4所述的存储控制器，其中，所述第二存储器命 令指导所述第二存储模块与所述第一存储模块读取并发地进行写入。

6.一种用于存储系统的方法，包括：

发送使第一存储模块进行读取的第一存储器命令；

发送使第二存储模块进行写入的第二存储器命令，所述第二存储 模块比所述第一存储模块更向北；

指定与所述第一存储器命令对应的第一队列条目以及与所述第 二存储器命令对应的第二队列条目；以及

响应从所述第一存储模块始发的无差错响应而引退两个队列条 目。

7.如权利要求6所述的方法，其中，所述无差错响应包括从所 述第一存储模块中读取的数据。

8.如权利要求6所述的方法，其中，所述无差错响应不对应于 所述第二存储器命令。

9.如权利要求6所述的方法，其中，没有接收到响应所述第二 存储器命令的写确认。

10.如权利要求6所述的方法，还包括：与所述第一存储模块读 取并发地将数据写入所述第二存储模块。

11.如权利要求6所述的方法，其中，所述第一存储器命令包括 突发长度八的读取或者一对紧接的开放页突发长度四的读取。

12.一种用于存储装置的方法，包括：

接收南行存储器读命令并且将所述南行存储器读命令转发给存 储模块的存储模块缓冲器；

接收存储器写命令；

向存储控制器转发与所述存储器读命令对应的北行响应，从而使 所述存储控制器引退重放队列中的两个条目，其中所述两个条目中的 第一条目对应于使第一存储模块进行读取的第一存储器命令，以及所 述两个条目中的第二条目对应于使第二存储模块进行写入的第二存 储器命令；以及

确定是否发送与所述存储器写命令对应的无差错响应。

13.如权利要求12所述的方法，其中，所述存储控制器根据所 述北行响应来确定发生写入。

14.如权利要求12所述的方法，其中，所述北行响应包括从所 述存储模块中读取的数据。

15.一种存储系统，包括：

向第一存储模块发送第一存储器命令的控制逻辑部件；

响应所述第一存储器命令而进行读取的所述第一存储模块；

向第二存储模块发送第二存储器命令的所述控制逻辑部件，所述 第二存储模块比所述第一存储模块更向北；

响应所述第二存储器命令而进行写入的所述第二存储模块；

指定与所述第一存储器命令对应的第一队列条目和与所述第二 存储器命令对应的第二队列条目的所述控制逻辑部件；以及

响应从所述第一存储模块始发的无差错响应而引退两个队列条 目的所述控制逻辑部件。

16.如权利要求15所述的存储系统，其中，所述无差错响应包 括从所述第一存储模块中读取的数据。

17.如权利要求15所述的存储系统，其中，所述无差错响应不 对应于所述第二存储器命令。