[发明专利]用于测试快闪存储器的方法、系统和计算机可读代码

说明书

技术领域

本发明总的涉及快闪存储器器件的制造，以及具体地，涉及在制 造期间快闪存储器管芯(die)的测试。

背景技术

单比特和多比特快闪存储器单元

快闪存储器器件已经为人们所知许多年了。典型地，在快闪存储 器器件内的每个存储器单元存储1比特信息。在快闪存储器单元中存 储比特的传统方式是通过支持存储器单元的两个状态而实现的。一个 状态代表逻辑“0”，以及另一个状态代表逻辑“1”。

在快闪存储器单元中，两个状态是通过把浮动栅放置在单元的通 道(连接单元晶体管的源极和漏极部件的区域)和对于被存储在浮动栅 内的电荷量具有两个有效的状态而实施的。典型地，一个状态是在浮 动栅内具有零电荷，和是单元在被擦除后的未写入的状态(通常被定义 为代表“1”状态)，以及另一个状态是在浮动栅内具有某个量的负电荷 (通常被定义为代表“0”状态)。在栅极内具有负电荷，使得单元的晶体 管的阈值电压(即，为了使得晶体管导通，必须施加到晶体管的控制栅 的电压)增加。有可能通过检验单元的阈值电压而读出存储的比特。如 果阈值电压处在较高的状态，则比特值是“0”，以及如果阈值电压处在 较低的状态，则比特值是“1”。实际上不需要精确地读出单元的阈值电 压。所需要的就是正确地识别单元当前处在两个状态的哪个状态。为 此，比较单元的阈值电压和在两个状态之间的参考电压，并且确定该 单元的阈值电压是低于还是超过参考值就足够了。

图1A(现有技术)图形地显示这是如何工作的。具体地，图1A显 示大量单元的阈值电压的分布。因为快闪器件中的单元的特性和行为 并不是完全相同的(例如，由于杂质浓度的小变化，或硅结构中的缺 陷)，施加同一个编程操作到所有的单元，并不使得所有的单元具有完 全相同的阈值电压。而是，阈值电压是如图1A所示地分布。存储值“1” 的单元典型地具有负的阈值电压，这样，大多数单元具有接近于图1A 的左面峰值(标记为1)的中心电压值的阈值电压，并且较少数单元具有 低于或高于左面峰值的中心电压的阈值电压。同样地，存储值“0”的单 元典型地具有正的阈值电压，这样，大多数单元具有接近于图1A的 右面峰值(标记为0)的中心电压的阈值电压，并且较少数单元具有低于 或高于右面峰值的中心电压的阈值电压。

近年来，在市场上出现一种使用“多电平单元”(MLC)的新的快闪 器件。术语“多电平单元”使人误解的，因为如上所述，每单元具有单 个比特的快闪存储器就使用多个，即，两个电平。所以，此后使用术 语“单比特单元”(SBC)来指二电平的存储器单元，以及此后使用术语 “多比特单元”(MBC)来指具有两个以上电平的存储器单元，即，每单 元具有一个以上的比特。最通常的MBC快闪存储器现在是具有每单 元两个比特的快闪存储器，所以下面通过使用这样的MBC存储器给 出例子。然而，应当看到，本发明同样可应用于支持每单元两个以上 的比特的快闪存储器器件。存储两个比特信息的单个MBC单元处在 四个不同的状态中的一个状态。由于单元的状态由单元的阈值电压表 示，所以MBC单元支持单元的阈值电压的四个不同的有效范围。图 1B(现有技术)显示典型的、每单元两个比特的MBC单元的阈值电压 分布。正如预期的，图1B具有四个峰值，每个峰值相应于一个状态。 正如对于SBC，每个状态实际上是一个电压范围而不是单个电压。当 读出单元的内容时，必须正确地识别在一定的电压范围内的单元的阈 值电压。对于MBC快闪器件的现有技术的例子，请参阅授权给Harari 的美国专利No.5,434,825，该专利在此引用以供参考。

被设计用于例如在四种状态下的MBC操作的单元典型地可用作 为具有两种状态的SBC单元。例如，Conley等在美国专利No.6,426,893 中公开了MBC和SBC模式在同一个器件内的使用，以及选择器件的 某些部分在MBC模式下以最高密度工作，而其它部分在SBC模式下 被使用，以提供更好的性能，该专利在此引用以供参考。