[发明专利]用于非易失性存储器的基于行的交替读写

说明书

技术领域

本发明涉及用于非易失性存储器的技术。

背景技术

半导体存储器已变得较普遍用于各种电子装置中。举例来说，非易失性半导体存储器用于蜂窝式电话、数码相机、个人数字助理、移动计算装置、非移动计算装置和其它装置中。电可擦除可编程只读存储器(EEPROM)和快闪存储器是最普遍的非易失性半导体存储器之一。

EEPROM与快闪存储器利用定位于半导体衬底中的沟道区域上且与所述沟道区域绝缘的浮动栅极。所述浮动栅极定位于源极区域与漏极区域之间。控制栅极提供于浮动栅极上且与所述浮动栅极绝缘。晶体管的阈值电压由保持于浮动栅极上的电荷的量加以控制。即，在接通晶体管以允许其源极与漏极之间的传导之前必须施加到控制栅极的电压的最小量由浮动栅极上的电荷的电平加以控制。

当编程EEPROM或快闪存储器装置(例如NAND快闪存储器装置)时，通常将编程电压施加到控制栅极且将位线接地。电子从沟道注入浮动栅极中。当电子在浮动栅极中累积时，浮动栅极变成带负电的且存储器单元的阈值电压升高以致存储器单元在编程状态。关于编程的更多信息可参阅2003年3月5日申请的题为“自升压技术(Self-BoostingTechnique)”的美国专利申请案10/379,608，和2003年7月29日申请的题为“在已编程存储器上检测(Detecting Over Programmed Memory)”的美国专利申请案10/629,068；所述两个申请案的全文均以引用的方式并入本文中。

一些EEPROM和快闪存储器装置具有用于存储两个范围的电荷的浮动栅极，且因此可在两个状态(擦除状态和已编程状态)之间编程/擦除存储器单元。此类快闪存储器装置有时称作二元快闪存储器装置。

多状态快闪存储器装置通过识别由禁用范围分开的多个不同所容许/有效编程阈值电压范围加以实施。每一不同阈值电压范围对应于在存储器装置中编码的一组数据位的预定值。

可由于基于存储于邻近浮动栅极中的电荷的电场的耦合而出现存储于浮动栅极上的表观电荷的移位。此浮动栅极到浮动栅极耦合现象描述于美国专利5,867,429中，所述专利的全文以引用的方式并入本文中。目标浮动栅极的邻近浮动栅极可包括在同一位线上的相邻浮动栅极、在同一字线上的相邻浮动栅极，或在目标浮动栅极对面的浮动栅极(因为其在相邻位线与相邻字线上)。

浮动栅极到浮动栅极耦合现象最明显地出现于已在不同时间编程的邻近存储器单元组之间。举例来说，编程第一存储器单元以将一电荷电平添加到其对应于一组数据的浮动栅极。随后，编程一个或一个以上邻近存储器单元以将一电荷电平添加到其对应于第二组数据的浮动栅极。当已编程一个或一个以上所述邻近存储器单元之后，从第一存储器单元读取的电荷电平由于耦合到所述第一存储器单元的邻近存储器单元上的编程电荷的效应而看来似乎不同于最初被编程的电荷电平。来自邻近存储器单元的耦合可使从目标单元读取的表观电荷电平移位一足够量以导致对存储于所述目标单元中的数据的错误读取。

因为在多状态装置中，所容许阈值电压范围和禁用范围窄于二元装置中的范围，所以浮动栅极到浮动栅极耦合的影响对于多状态装置较为重要。因此，浮动栅极到浮动栅极耦合可导致存储器单元从所容许阈值电压范围移位到禁用范围。

随着存储器单元的大小持续缩小，预期由于短沟道效应、较大氧化物厚度/耦合比变化和较多沟道掺杂剂波动而导致阈值电压的固有编程和擦除分布增加，从而减少邻近状态之间的可用分离。与仅使用两个状态的存储器(二元存储器)相比，此效应对于多状态存储器较为显著。此外，字线之间的空间和位线之间的空间的减少还将增加邻近浮动栅极之间的耦合。

因此，需要减少浮动栅极之间的耦合的效应。

发明内容

以邻近于用于一组存储元件的选择栅极线的字线WLn开始而编程所述组存储元件。在编程所述第一字线之后，跳过邻近于所述第一字线的下一字线WLn+1且编程邻近于WLn+1的下一字线WLn+2。接着编程WLn+1。根据序列{WLn+4、WLn+3、WLn+6、WLn+5，…}继续编程直到已编程所述组中除最后字线外的所有字线为止。接着编程最后的字线。通过以此方式进行编程，所述组中的一些字线(WLn+1、WLn+3等)不具有经随后编程的相邻字线。这些字线的存储器单元将不会经历从随后编程的相邻存储器单元的与浮动栅极到浮动栅极耦合有关的容限(margin)移位。在不使用基于相邻存储器单元的偏移或补偿的情况下读取不具有随后编程的相邻字线的字线。使用基于随后编程的两个相邻字线的补偿而读取其它字线。