[发明专利]具有省电指令高速缓存通路预测器和指令代替方案的微处理器

权利要求书

1.一种处理器，包括：

多路高速缓存；

耦接至所述多路高速缓存的预测器，用于预测所述多路高速缓存的哪个通路包含要提取的指令；和

耦接至所述预测器的策略计数器，所述策略计数器被配置为向所述预测器提供表示省电模式的策略信号；

其中响应于所述策略信号，所述预测器在多个省电模式中的一个省电模式下运行，

当所述预测器在第一省电模式下运行时，所述预测器在第一个处理周期期间使能与所述预测器预测的包含要提取的指令的多路高速缓存的第一通路相关的第一标记内存，以及

当所述预测器在第二省电模式下运行时，所述预测器在第一个处理周期期间使能与所述多路高速缓存相关的所有标记内存。

2.权利要求1所述的处理器，其中当所述预测器在第一省电模式下运行时，所述预测器在第一个处理周期期间使能与所述多路高速缓存的第一通路相关的数据内存。

3.权利要求2所述的处理器，其中在所述预测器预测失准之后，所述预测器禁能所述第一标记内存和数据内存，并且在第二处理器周期期间使能与所述多路高速缓存的第二通路相关的第二标记内存。

4.权利要求1所述的处理器，其中所述策略计数器包括：寄存器，被配置为存储在第一值和第二值之间的基于高速缓存命中而增加并且基于高速缓存未中而减少的值。

5.权利要求1所述的处理器，还包括：

耦接至所述多路高速缓存的高速缓存再填充电路，所述高速缓存再填充电路将与所述多路高速缓存的通路的所选择域相关的层号与通路-组-层号相比较，并且如果所述层号不等于所述通路-组-层号，所述高速缓存再填充电路从存储器向所选择域写入数据块。 

6.权利要求5所述的处理器，其中所述高速缓存再填充电路增加与写入数据块的所选择域相关的层号。

7.一种处理器的控制电路，包括：

耦接至多路高速缓存的预测器子电路，用于预测所述多路高速缓存的哪个通路包含要提取的指令；和

耦接至所述预测器子电路的策略计数器子电路，所述策略计数器子电路被配置为向所述预测器子电路提供表示省电模式的策略信号；

其中响应于由所述策略计数器子电路向所述预测器子电路提供的所述策略信号，所述预测器子电路在多个省电模式中的一个省电模式下运行，

当所述预测器子电路在第一省电模式下运行时，所述预测器子电路在第一个处理周期期间使能与所述预测器子电路预测的包含要提取的指令的多路高速缓存的第一通路相关的第一标记内存，以及

当所述预测器子电路在第二省电模式下运行时，所述预测器子电路在第一个处理周期期间使能与所述多路高速缓存相关的所有标记内存。

8.权利要求7所述的控制电路，其中当所述预测器在第一省电模式下运行时，所述预测器子电路在第一个处理周期期间使能与所述多路高速缓存的第一通路相关的数据内存。

9.权利要求8所述的控制电路，其中在所述预测器子电路预测失准之后，所述预测器子电路禁能所述第一标记内存和数据内存，并且在第二处理器周期期间使能与所述多路高速缓存的第二通路相关的第二标记内存。

10.权利要求7所述的控制电路，其中所述策略计数器子电路包括：寄存器，被配置为存储在第一值和第二值之间的基于高速缓存命中而增加并且基于高速缓存未中而减少的值。

11.一种从处理器的多路高速缓存提取指令的方法，包括：

(1)预测所述多路高速缓存的哪个通路包含要提取的指令；

(2)如果所述处理器在第一省电模式下运行，则仅使能与预测 的包含所述指令的多路高速缓存的第一通路相关的标记内存；

(3)如果在所述标记内存中存储的标记与所述指令的物理地址匹配，则使能与所述标记内存相关的数据内存并提取所述指令；

(4)更新用以控制所述处理器是在所述第一省电模式下还是在第二省电模式下运行的策略计数器值；和

(5)如果所述处理器在所述第二省电模式下运行，则使能与所述多路高速缓存相关的所有标记内存。