[发明专利]单晶硅晶片的制造方法

说明书

技术领域

本发明是关于一种单晶硅晶片的制造方法，自晶片表面至成为组件主动区域(有源区域(active region))的一定深度，形成有不发生结晶缺陷的DZ层，且晶片内部可形成成为吸气部位(去疵部位(gettering site))的氧析出物。 

背景技术

成为半导体组件材料的硅单晶晶片，一般可通过切克劳斯基法(Czochralski Method，以下亦称CZ法)使硅单晶生长，再将所得到的硅单晶通过施以切断、研磨等步骤而制作。 

如此地以CZ法所育成的硅单晶，当受到热氧化处理(例如1100℃×2小时)时，会生成以环状发生而被称为OSF的氧化诱生层错。除了OSF以外，亦存在有在结晶育成时形成而会对组件性能造成不良影响的微细缺陷(以下亦称原生(Grown-in)缺陷)，此亦渐趋明朗化。 

于是，近年例如在日本特开平11-79889号公报和日本特许第3085146号公报中，揭示有用来得到可尽可能地减少这些缺陷的晶片的单晶制造方法。 

图1是表示育成单晶时的提拉速度和缺陷分布的关系的一例。是通过改变单晶育成时的提拉速度V(mm/min)，在从硅熔点至1300℃的范围内，来改变其与提拉轴方向的结晶内温度梯度的平均值G(℃/mm)的比亦即V/G的情况。 

一般而言，已知单晶内的温度分布是依存于CZ炉内的构造(以下亦称热区)，即使提拉速度改变，其分布也几乎不变。因此，在同一构造的CZ炉的情况下，V/G仅对应提拉速度的变化而变化。亦即，提拉速度V和V/G近似于正比例的关系。所以，图1的纵轴是采用提拉速度V。 

在提拉速度V较为高速的区域中，在结晶直径全部区域，存在被认为是由称作空位(Vacancy，以下亦称Va)的点缺陷也就是由空孔所凝集而成的空隙(void)的COP(结晶起源缺陷(crystal originated particle))、或是被称为FPD(流体图案缺陷(flow pattern defect))的空孔型原生(Grown-in)缺陷，而被称为 V-Rich区域。 

若提拉速度V稍慢于此速度，则自结晶的周边开始，环状地发生OSF，随着提拉速度V的降低，OSF向中心收缩而终至消灭于结晶中心。 

若提拉速度V更慢，则存在着其Va和被称为间隙硅(interstitial silicon，以下亦称I)的间隙型点缺陷，并无过多或过少的中性(Neutral，以下亦称N)区域。此N区域虽有偏向Va或I的情况，但因为在饱和浓度以下，而判断其并不存在如前述COP或FPD般地凝集而成的缺陷、或是以现今的缺陷检验方法无法检验出缺陷的存在。 

此N区域可区分为Va占优势的Nv区域和I占优势的Ni区域。 

若提拉速度V更进一步地减慢，则I变成过饱和，其结果，被认为是凝集I而成的位错环的L/D(large dislocation：间隙位错环的略称，LSEPD、LEPD等)的缺陷，呈低密度地发生，此区域被称为I-Rich区域。 

根据此等情形，在自结晶的中心至径向全局会成为N区域的范围内，一边控制V/G、一边提拉，然后自这样得到的单晶，切出晶片，并通过研磨而得到径向全面成为N区域、且缺陷极少的晶片。 

举例而言，自图1的A-A位置切出的晶片，是如图2(a)所示般，成为全面为Nv区域的晶片。图2(b)表示自图1的B-B位置切出的晶片，其晶片中心部分有Nv区域，其外周部则存在着Ni区域。 

图2(c)表示自图1的C-C位置切出的晶片，可得到晶片的全面由Ni区域构成的晶片。 

晶片表面若出现存在于V-Rich区域或I-Rich区域的原生(Grown-in)缺陷，则由于例如在形成组件的金属氧化物半导体(MOS(Metal OxideSemiconductor))构造时，由于会给予组件特性不良影响，例如使氧化膜的耐压低下等，因此期望在晶片表层不存在这样的缺陷。 

图3模式地表现出V/G和Va浓度及I浓度的关系，此关系称为Voronkov理论，表示空孔区域和间隙硅区域(晶格间硅区域)的界限是依V/G而决定。 

更详细而言，当V/G在临界点(V/G)c以上，则形成Va占优势的区域，当在临界点以下则形成I占优势的区域。也即，(V/G)c表示Va和I成为相同浓度的V/G值。 

图3中的I-Rich区域，由于V/G在(V/G)i以下、间隙硅型点缺陷I在饱和浓度Ci以上，所以是发生间隙硅型点缺陷的凝集体也即L/D的原生缺陷的区域。