[发明专利]用于半导体的接地屏蔽有效
申请号: | 200680052189.2 | 申请日: | 2006-12-11 |
公开(公告)号: | CN101336569A | 公开(公告)日: | 2008-12-31 |
发明(设计)人: | 任晓伟;R·A·普里奥;D·J·雷米 | 申请(专利权)人: | 飞思卡尔半导体公司 |
主分类号: | H05K9/00 | 分类号: | H05K9/00;H01L23/552 |
代理公司: | 中国国际贸易促进委员会专利商标事务所 | 代理人: | 秦晨 |
地址: | 美国得*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 半导体 接地 屏蔽 | ||
1.一种用于包括一组导线的类型的半导体器件的接地屏蔽,其 包括:
在半导体本体上的第一金属层,该第一金属层中包括一系列规则 地间隔开的横向第一狭槽;和
在第一金属层之上的第二金属层,该第二金属层中包括一系列规 则地间隔开的横向第二狭槽,该第二狭槽覆盖第一狭槽之间的间隔, 并且第二金属层覆盖第一狭槽;
其中所述第一金属层和第二金属层中的每一个是电邻接的并且 该组导线在所述第一金属层和第二金属层上方使得所述第一金属层和 第二金属层形成对于该导线的接地屏蔽。
2.权利要求1的接地屏蔽,其中第二狭槽中包括层间介质ILD1 岛,该层间介质ILD1岛铺放在第一金属层上。
3.权利要求1的接地屏蔽,其中第一狭槽中包括层间介质ILD0 岛,该层间介质ILD0岛具有宽度Y1。
4.权利要求3的接地屏蔽,其中所述层间介质ILD0岛被具有宽 度Y2的层间介质ILD1岛覆盖,其中Y2大于或等于Y1。
5.权利要求1的接地屏蔽,其中半导体本体上的第一金属层的 接触面积小于接地屏蔽面积的百分之六十。
6.权利要求1的接地屏蔽,其中第一金属层上的第二金属层的 通孔面积小于接地屏蔽面积的百分之四十。
7.权利要求1的接地屏蔽,其中接地屏蔽的面积大于五平方毫 米。
8.一种半导体器件,其包括:
半导体本体;
内侧导线焊盘,其位于半导体本体上并沿着器件的长度延伸;
外侧导线焊盘,其位于半导体本体上,沿着器件的长度延伸,该 外侧焊盘与芯片纵轴的间隔比内侧焊盘与芯片纵轴的间隔远;以及
接地屏蔽,其位于内侧和外侧焊盘之间,该接地屏蔽沿着器件的 长度延伸,该接地屏蔽包括:
半导体本体上的第一金属层,该第一金属层中包括一系列规则地 间隔开的横向第一狭槽;和
第一金属层之上的第二金属层,该第二金属层中包括一系列规则 地间隔开的横向第二狭槽,该第二狭槽覆盖第一狭槽之间的间隔,且 该第二金属层覆盖第一狭槽。
9.权利要求8的器件,其进一步包括在接地屏蔽上方从内侧焊 盘延伸到外侧导线焊盘的导线,其基本与第一和第二金属层中的狭槽 平行。
10.权利要求9的器件,其中第一和第二金属层的开槽图案化形 成接地屏蔽的重复单元。
11.权利要求8的器件,其中第二狭槽中包括层间介质ILD1岛, 该层间介质ILD1岛铺放在第一金属层上。
12.权利要求8的器件,其中第一狭槽中包括层间介质ILD0岛, 所述层间介质ILD0岛的每个具有宽度Y1。
13.权利要求12的器件,其中所述层间介质ILD0岛被层间介质 ILD1岛覆盖,所述层间介质ILD1岛的每个具有宽度Y2,其中Y2 大于或等于Y1。
14.权利要求8的器件,其中半导体本体上的第一金属层的接触 面积小于接地屏蔽面积的百分之六十。
15.权利要求8的器件,其中第一金属层上的第二金属层的通孔 面积小于接地屏蔽面积的百分之四十。
16.权利要求8的器件,其中接地屏蔽的面积大于五平方毫米。
17.权利要求8的器件,其中该器件包括RF LDMOS芯片。
18.权利要求17的器件,其中该器件进一步包括接地屏蔽下面的 高掺杂注入层和背面接地。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于飞思卡尔半导体公司,未经飞思卡尔半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200680052189.2/1.html,转载请声明来源钻瓜专利网。