[发明专利]用于半导体的接地屏蔽

说明书

技术领域

本发明一般涉及半导体器件。更特别地，本发明涉及用 于降低或消除来自半导体器件上导线的电磁干扰或损耗，例如在横向 扩散金属氧化物半导体(LDMOS)器件应用中的接地屏蔽。

背景技术

射频(RF)横向扩散金属氧化物半导体(LDMOS)功 率晶体管在蜂窝基站中使用的频率范围中和类似应用中提供良好性 能。典型地，大功率LDMOS使用导线和芯片上集成电容以实现用于 器件输入和输出的阻抗匹配。该器件包括带有在芯片的至少一部分上 延伸至器件外侧处的电容器的输入和输出导线的芯片，和用于最小化 或防止由电流流过导线时产生的电磁场引起的干扰的接地屏蔽。用于 降低干扰的所谓法拉第屏蔽的使用众所周知，但屏蔽设计不同。

美国专利6,744,117涉及制造RF LDMOS的方法并示出 具有两个金属层的接地屏蔽。简单地说，‘117专利的图2和3示出(由 金属沉积)形成的第一接地屏蔽，以及第一组漏极接触。第二层间介 质层(ILD1)在第一接地屏蔽和接触上形成。第二欧姆或金属层随后 在ILD1上形成并被图案化以便提供接地屏蔽和漏极接触。第二接地 屏蔽具有与第一接地屏蔽的电气连接。示出的结构适合于塑料封装。

另一LDMOS接地屏蔽设计在图1中以顶视图示出。此 设计示出屏蔽器件10，其中该器件10包括带有输出接地屏蔽18和输 入接地屏蔽19的芯片24。该器件10具有电路26、电路26任一侧的 内侧导线焊盘12、13，每个分别具有外侧导线焊盘14、15，用于该器 件每侧的接地屏蔽上的导线连接。在芯片24上形成的电容器16沿着 器件的相对侧放置。未示出的导线在芯片24的一部分上从内侧焊盘 12延伸到外侧焊盘14；并从内侧焊盘13延伸到外侧焊盘15。因此， 导线在接地屏蔽18、19上交叉并且这些屏蔽必须防止或最小化来自跨 在上面的导线的干扰和跨在上面的导线引起的损耗。接地屏蔽18、19 均是连续的，沿着跨在上面的导线所在的器件的整个长度伸展以便屏 蔽它。屏蔽18、19都有两个金属层，具有上层和下层(未示出)。一 排通孔20在上金属层下面延伸并代表上金属层形貌中仅有的间断。

用大型大功率器件，运行期间产生热，并且与半导体材 料相比金属部件由于热膨胀系数(CTE)的差异而易于随着温度的升 高以更高的速率膨胀并达到更大的程度。这种有差别的膨胀将机械应 力引入器件中，这可能缩短其寿命或影响性能，或两者均发生。由于 这些CTE差异，如图1中所描述的接地屏蔽易受热致应力(金属的热 膨胀系数比芯片高)的影响，这导致钝化裂缝和剥离。更进一步地， 存在由要刻蚀的大面积引起的接触和通孔处制造屏蔽期间的负面刻蚀 负载效应。

因此，理想的是开发特别用于大型大功率LDMOS的接 地屏蔽，其与器件的半导体材料的热膨胀系数更相适合，同时提供良 好的电磁效应屏蔽。更理想的是降低制造这些屏蔽期间在接触和通孔 处的刻蚀负载效应。另外，屏蔽适合于用自动设计工具制造也是理想 的。本公开的实施方案的这些和其它理想特点和特征将从结合附图和 前述技术领域和背景采用的后续详细说明和所附权利要求中而变得明 显。

附图说明

通过参考详细说明和权利要求，与下面的图一起考虑时 可以更彻底地理解本发明，其中下面的图是示意性的，不按比例的， 并且其中相同的标号自始至终指的是类似的元件。

图1是现有技术RF LDMOS的顶视图；

图2是本发明实施方案的顶视图，示出可以设定尺寸并 可以复制和要求的接地屏蔽应用所需要的一样多次的单个单元。

图3是在图2的3-3处截取的横截面；

图4是在图2的4-4处截取的横截面；

图5是在图2的5-5出截取的横截面；

图6是本发明实施方案的顶视图，示出具有输入和输出 接地屏蔽的器件；和

图7是本发明的图6的实施方案的一部分的放大顶视图， 示出跨在上面的导线。

具体实施方式

以下详细说明本质上只是示例性的并且不意图限制本发 明或本发明的应用和使用。此外，没有约束于前述技术领域、背景技 术、发明内容或以下详细说明中提出的任何明示或默示理论的意图。

为了简短起见，此处可以不详细描述涉及半导体制造和 接地屏蔽设计的传统技术。应注意的是，实际的实施方案中可以存在 许多替换或另外的特征。