[发明专利]具有STI区的非对称场效应半导体器件

说明书

技术领域

本发明通常涉及半导体器件结构，更具体地涉及一种具有在漏极和栅极之间形成电介质的浅沟槽隔离(STI)区的半导体器件结构，其中STI区的底部拐角是圆形的。

背景技术

非对称半导体器件在单元内部包含浅沟槽隔离(STI)区，所有的导通电流必须流过STI底部拐角下方，从而离开表面漏极。STI区通常被形成在由大约90度的两个拐角所限定的沟槽中。遗憾的是，因为电流必须流过沟槽下方，所以尖角会导致高电场，这将降低器件的鲁棒性。因此，需要一种包括被最佳成形的STI区的非对称半导体器件。

发明内容

通过提供一种非对称半导体器件，发明解决了上述问题以及其他问题，在这种非对称半导体器件中STI区被最佳成形以通过降低碰撞电离率来改进器件可靠性。在第一方面中，本发明提供了一种非对称半导体器件，该非对称半导体器件包括浅沟槽隔离(STI)区，该浅沟槽隔离(STI)区在漏极和栅极之间形成了电介质以允许高压操作，其中该STI区包括被成形以降低碰撞电离率的下部拐角。

在第二方面中，本发明提供了一种形成非对称半导体器件的方法，该方法包括：形成第一类型的深阱注入；在深阱注入之上并在漏极位置及一部分栅极位置之下形成第一类型的第一阱注入；以及在与漏极位置邻接的一部分栅极位置之下的第一阱注入中形成浅沟槽隔离(STI)区，其中STI区包括被成形以降低碰撞电离率的下部拐角。

在第三方面中，本发明提供一种包括了在两个活性区之间形成电介质的浅沟槽隔离(STI)区的非对称半导体器件，其中STI区包括被成形以改进器件性能的下部拐角。

附图说明

从以下结合附图的本发明各个方面的详细描述中，本发明的这些和其他特性将更加易于理解，其中：

图1示出了被集成在密集的0.25μm CMOS工艺中的非对成高压器件的截面布局，该器件具有包含传统STI沟槽底部拐角的浅沟槽隔离(STI)区。

图2示出了作为图1器件的漏极偏压函数的碰撞电离的仿真。

图3示出了包括根据本发明的圆形STI沟槽拐角的非对称高压器件的截面布局。

图4示出了根据本发明的具有圆形拐角的STI区的TEM。

图5示出了针对标准的和沟槽拐角为圆形的非对称器件结构的体电流仿真。

图6示出了所测量的具有面的底部沟槽拐角的器件的电流退化。

具体实施方式

本发明提供了一种针对在非对称高压器件中使用的浅沟槽隔离(STI)区的最佳形状。图1示出了集成在密集的0.25μm CMOS中的非对称高压20V器件结构10的截面图，其中在器件单元内部，(未最佳成形的)STI 12被放置在源极16和漏极18之间以形成电介质从而允许高压操作。在导通状态下，所有电流必须从STI 12下的沟道区扩散，以离开表面漏极18。底部STI沟槽拐角14处的高电场加上沟道电流的存在将产生高值的E*J，因此将产生高的碰撞电离率。

从表面看，通常以环状形式(未示出)来制造器件结构10，从而STI12形成环绕漏极18的环，源极16形成环绕STI 12的环。因此，第一活性区(例如，漏极18)包含了在所有方向上均被非活性区(即，STI 12)包围的中心指状物或中心条带，而非活性区在所有方向上均被第二活性区(例如，源极16)包围。

图2示出了针对标准的STI模块流(例如，针对图1中的器件的横截面)的仿真电场、电流和碰撞电离，在该标准的STI模块流程中，底部沟槽拐角与表面平面的夹角为88度。作为导通状态下漏极电压的函数的仿真结果清楚地显示了在底部凹槽角14处的碰撞电离问题。来自这种倍增的热载流子将导致整个器件的寿命过程中的阈值电压、线性电流和饱和电流的导通状态参数的退化。如下所述，本发明提供一种最佳形状的STI区，以便提高可靠性。