[发明专利]高压驱动集成电路的静电防护结构

说明书

技术领域

本发明涉及一种高压驱动集成电路的静电防护结构。

背景技术

一般来说，公知的真空荧光显示器(Vacuum Fluorescent Display，VFD)的驱动电路中，皆未设置静电放电(Electrostatic Discharge，ESD)保护电路，尤其在高电压(High Voltage)驱动的环境中，其驱动集成电路(IC)自身几乎无法达到任何静电放电保护的效果，故需利用额外的方法达到目的。

请参阅图1，图1所示为公知高压驱动集成电路的静电防护电路结构图。其做法为使用输出管脚较大的金属氧化半导体场效晶体管(Metal OxideSemiconductor Field Effect Transistor，P-MOSFET)11的驱动集成电路(Driver)，以连接至输入/出管脚焊垫12，同时在金属氧化半导体场效晶体管11与输入/出管脚焊垫12连接点还连接有电阻13，来作为静电放电保护电路，其缺点为该驱动集成电路自身必须具有良好的静电防护能力。为了改善驱动集成电路的静电防护能力及散热效果，必须将驱动集成电路体积加大，以符合前述要求，但是在要求轻、薄、短、小的电子产品中，该方法是一种逆其道而行的作法，同时，这种具有大体积的驱动集成电路在加工过程中，欲围成环状阻隔(Ring Isolation)并不是件简单之事，也容易发生静电放电大电流寄生在双极性晶体管(BJT)的路径中，从而使驱动集成电路的输出管脚烧毁。

另一做法为输出管脚的输入/出端口(I/O)加入二极管(Diode)作为静电放电保护电路，但在实际ESD Vdd-(Vdd负极性模式)及Vss+(Vss正极性模式)发生时，该静电放电的大电流并不会流过该二极管，可能往集成电路内部流窜而烧毁内部电路，从而无法达到静电放电保护的作用。

上述两种公知技术皆无法达到有效防护集成电路不受静电放电的影响，本发明正是为解决该问题的一种电路结构。

发明内容

基于以上所述公知技术的不足，本发明为高压驱动集成电路的静电防护结构，本发明的主要目的在于针对公知技术的缺点，选择加工过程中产生的附加的硅控整流器(SCR)，放置在输出管脚的金属氧化半导体场效晶体管(Metal Oxide Semiconductor Field Effect Transistor，P-MOSFET)的驱动集成电路(Driving IC)的漏极(Drain)端，及输出管脚的输入/出(I/O Pin)上再加二极管及串接限流电阻，连同串接(Cascade)金属氧化半导体场效晶体管的电源钳制电路(Power Clamp)，有效地防止了静电放电保护元件及高压驱动集成电路整体输入/出的静电放电。

为达到上述目的，本发明的高压驱动集成电路的静电防护结构，其包括：

限流元件，用以限制流至高压驱动集成电路的电流量，并与高压驱动集成电路的输入/出管脚端口相连接；

至少一个静电放电保护装置，用以防止静电放电所产生大电流造成对高压驱动集成电路的破坏，并与高压驱动集成电路的输入/出管脚端口相连接；

金属氧化半导体场效晶体管，在其输出管脚附加有硅控整流器；以及

电源钳制电路，用以限制电源端输出的电流量，并串接于金属氧化半导体场效晶体管的源极与漏极端。

根据所述的高压驱动集成电路的静电防护结构，该高压驱动集成电路的静电防护结构应用于真空荧光显示器的驱动电路中。

根据所述的高压驱动集成电路的静电防护结构，该金属氧化半导体场效晶体管的一端还串接有电阻。

根据所述的高压驱动集成电路的静电防护结构，该电源钳制电路为若干个串接的金属氧化半导体场效晶体管所构成。

根据所述的高压驱动集成电路的静电防护结构，该电源钳制电路由两个串接的N沟道金属氧化半导体场效晶体管所构成。

根据所述的高压驱动集成电路的静电防护结构，该电源钳制电路由两个串接的N沟道金属氧化半导体场效晶体管及串接在N沟道金属氧化半导体场效晶体管栅极的电阻所构成。

根据所述的高压驱动集成电路的静电防护结构，该电源钳制电路由两个串接的N沟道金属氧化半导体场效晶体管及串接在N沟道金属氧化半导体场效晶体管栅极的电阻与电容所构成。

根据所述的高压驱动集成电路的静电防护结构，该电源钳制电路由二阶式基材触发电路所构成。

根据所述的高压驱动集成电路的静电防护结构，该限流元件为电阻所构成。

根据所述的高压驱动集成电路的静电防护结构，该限流元件为将金属氧化半导体场效晶体管的栅极端予以接地，以构成该限流元件。