[发明专利]半导体器件及其制造方法有效
申请号: | 200710001688.5 | 申请日: | 2007-01-12 |
公开(公告)号: | CN101127333A | 公开(公告)日: | 2008-02-20 |
发明(设计)人: | 宇野正;斋藤信胜 | 申请(专利权)人: | 富士通株式会社 |
主分类号: | H01L23/31 | 分类号: | H01L23/31;H01L21/56 |
代理公司: | 隆天国际知识产权代理有限公司 | 代理人: | 张龙哺 |
地址: | 日本神奈*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 及其 制造 方法 | ||
技术领域
本发明一般涉及一种半导体器件及其制造方法,更具体地,涉及一种具有PBGA(塑料球栅阵列)封装结构的半导体器件以及这种半导体器件的制造方法。
背景技术
由于当今的电子装置具有小型化的尺寸、高功能或高密度,因此要求应用于电子装置的、诸如半导体器件之类的电子部件也具有小型化的尺寸或者变薄。鉴于此,作为适用于其中通过小型化减小安装面积的高密度安装的封装,提出了诸如PBGA(塑料球栅阵列)之类的表面安装技术型封装。
图1是示出具有PBGA(塑料球栅阵列)封装的现有技术半导体器件的结构图。更具体地,图1中的(b)是沿着图1中的(a)中的X-X′线的剖视图。
参考图1,具有PBGA封装的现有技术半导体器件10具有以下结构,即通过诸如管芯键合膜(die bonding film)之类的、图1中未示出的管芯键合构件将半导体器件2安装于布线板1上。
通过由金(Au)等制成的接合线(bonding wire)3将半导体元件2连接到布线板1。
布线板1的基本材料是诸如玻璃环氧树脂之类的绝缘树脂。在布线板1的上表面上,选择性地设置由铜(Cu)等制成的导电层4A。除了连接接合线3的区域之外的导电层4A选择性地覆盖有抗蚀层5A。
此外,在布线板1的下表面上,选择性地设置由铜(Cu)等制成的导电层4B。该导电层4B选择性地覆盖有抗蚀层5B。在由抗蚀层5B限定的导电层4B上以栅格状态设置主要成分为焊料的、诸如球形电极端子之类的多个外部连接端子(凸块)6。导电层4B连接到导电层4A。
半导体元件2和接合线3由诸如环氧基树脂之类的密封树脂7密封。
然而,在布线板1的两个端部附近没有设置密封树脂7。因此,布线板1向密封树脂7的外侧突出。
图1中的(a)示出的布线板1的上表面上形成的布线图案9由铜(Cu)制成。在该布线图案9的表面上施加镍金(Ni-Au)镀层(plating)。当基于传递模塑法(transfer molding method)通过使用模具将密封树脂7设置在布线板1上时,布线图案9用作熔化的密封树脂7的流路。由于镍金(Ni-Au)镀层与密封树脂7的粘着性不佳,因此可以容易地去除延展物(runner)。
用于制造现有技术的引线框架型封装的装置可用于制造具有这种PBGA封装结构的半导体器件10。这将参考图2进行讨论。
在此,图2是示出图1所示的具有PBGA封装结构的现有技术半导体器件10和现有技术引线框架型半导体器件之间的关系的俯视图。在图2的右侧示出了图1所示的具有PBGA封装结构的现有技术半导体器件10,且在图2的左侧示出了现有技术引线框架型半导体器件20。
在引线框架型半导体器件20中,设置在管芯焊盘(die pad)上的半导体元件通过接合线连接到内引线。内引线、设置在管芯焊盘上的半导体元件和接合线由密封树脂21密封。外引线22从内引线延伸至密封树脂21的外部。
如图2中的打点区域所示,图1中示出的具有PBGA封装结构的半导体器件10的结构或封装尺寸(即密封树脂7的结构或尺寸)基本上与引线框架型半导体器件20的结构或封装尺寸(即密封树脂21的结构或尺寸)相同。
因此,用于制造现有技术引线框架型半导体器件20的装置可用于制造具有PBGA封装结构的半导体器件10,以解决引线框架型半导体器件20中具有大量引脚的限制。
日本专利No.3534501公开了一种通过在具有多个连接端子的基板的顶面上设置半导体小球(pellet)所提供的半导体器件。在这种半导体器件中,一组连接端子以多条环形线设置在半导体小球的周围。用树脂填充通过连接端子组在半导体小球和基板之间形成的低高度的空间,以形成增强的树脂层。
此外,日本专利No.3565204公开了一种具有以下结构的电子装置。该电子装置包括:元件安装基板,具有在元件安装表面的后侧上形成的电极;布线板,其设置为跨过预定间隔面向元件安装基板,且在面对元件安装基板的电极的位置处形成有电极;可熔构件,其将元件安装基板的电极与布线板的电极结合;以及树脂增强构件,其设置在可熔构件的外侧,以将元件安装基板的末端与面向该末端的布线基板的位置相结合。
然而,图1中示出的具有PBGA封装结构的半导体器件10具有图3中示出的问题。在此,图3是由图1中的虚线包围的部分的放大图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通株式会社,未经富士通株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200710001688.5/2.html,转载请声明来源钻瓜专利网。