[发明专利]存储装置和减少测试针脚装置及其测试方法

权利要求书

1.一种存储装置，其特征在于，所述存储装置包括：

一待测存储器；

一减少测试针脚装置，所述减少测试针脚装置用于在高熔丝前测试阶段找出所述待测存储器的一错误地址，所述减少测试针脚装置包含有：

一解多任务器，控制所述待测存储器的多个输入端，用以输入一测试数据；以及

一验证器，耦接所述待测存储器的多个输出端，用以验证所述待测存储器的一输出结果；以及

一自我测试器，用于在高熔丝后测试阶段检验所述待测存储器是否发生错误。

2.根据权利要求1所述的存储装置，其特征在于，所述存储装置还包括一选择器，用以选择所述减少测试针脚装置或所述自我测试器来检测所述待测存储器。

3.根据权利要求1所述的存储装置，其特征在于，所述待测存储器为动态随机存取存储器阵列、静态随机存取存储器阵列、或闪存阵列。

4.一种减少测试针脚装置，其特征在于，所述测试针脚装置包括：

一输出验证器，用以接收一待测存储器的多个输出，并比对所述输出是否相同，若相同则传送一通过信号，若至少一相异则传送一失败信号；以及

一计数器，当所述输出验证器传送所述失败信号时，输出一错误指示信号，用以指出所述待测存储器中带有一错误数据的一输出的所在位置。

5.根据权利要求4所述的减少测试针脚装置，其特征在于，所述错误指示信号为一错误单元位置时序图。

6.根据权利要求4所述的减少测试针脚装置，其特征在于，所述输出验证器包含有：

数个比较器，其中的每一比较器用以接收所述待测存储器的所述输出中的数个部分输出，比对所述部分输出是否相同，若相同则传送一暂时通过信号，若至少一相异则传送一暂时失败信号；

一输出合并器，用以合并所述比较器传送的暂时信号，以判断所述比较器是否全部输出暂时通过信号。

7.根据权利要求6所述的减少测试针脚装置，其特征在于，所述比较器由至少一逻辑门组成。

8.根据权利要求6所述的减少测试针脚装置，其特征在于，所述输出合并器由数个逻辑门组成。

9.一种减少测试针脚测试方法，其特征在于，所述方法包括：

验证一待测存储器的数个输出是否完全相同，若相同则传送一通过信号，若至少一相异则传送一失败信号；以及

当传送所述失败信号后，输出一错误指示信号，用以指出所述待测存储器中带有一错误数据的一输出的所在位置。

10.根据权利要求9所述的减少测试针脚测试方法，其特征在于，所述方法还包括：

以一减少测试针脚装置找出所述待测存储器的一错误地址；

以一多余存储单元，取代所述错误地址所指向的一缺陷存储单元；以及

验证所述待测内存是否仍存在至少一错误。

11.根据权利要求10所述的减少测试针脚测试方法，其特征在于，验证所述待测存储器是否仍存在至少一错误还包括：

使用所述减少测试针脚装置或一自我测试器来验证是否存在至少一错误。