[发明专利]非易失性存储单元以及存储器系统

说明书

技术领域

本发明涉及一种非易失性(nonvolatile)存储器，特别是涉及多端口电阻形式存储单元(memory cell)、具有多端口的电阻形式存储器阵列、以及使用相同技术背景的系统。

背景技术

电阻形式存储器的逻辑“0”和逻辑“1”状态是由存储器的电阻差异所确定，而非传统上由储存在电容的电荷所确定。目前，有几种已知的电阻形式存储器：例如，磁阻式随机存取存储器(magnetoresistive random accessmemory，MRAM)以及相变随机存取存储器(phase change random accessmemory，PRAM)。近来，由纳米管(nanotube)组成的存储单元也提供电阻形式存储器。磁阻式随机存取存储器是一种使用磁力的非易失性存储器，而不是使用储存在电容的电荷来储存数据(例如：动态随机存取存储器(dynamic random access memory，DRAM)与铁电随机存取存储器(ferroelectric random access memory，FRAM)皆为电容形式存储器)。传统磁阻式随机存取存储器单元已由发明人Jhon Jhy Liaw于美国专利第10/907,977号“Magnetic Random Access Memory Device”公开，在此合并以作为参考。

传统电阻式存储单元有几个限制。其中一个限制为从存储单元读出数据的速度。现今，逻辑电路操作在千兆赫的频率范围。然而，传统电阻式存储单元元件受限于操作速度，非常慢，导致逻辑电路与存储器之间有明显的性能差距。因为逻辑电路所支持的电阻式存储器元件无法提供足够快的数据及指令，以导致逻辑电路得到不佳的性能。因此，结果造成电阻式存储器元件有瓶颈存在，尤其是在单一芯片上整合存储器与逻辑电路系统的系统整合芯片(System on Chip，SoC)设计。因而希望能改善电阻式存储器元件存取数据的速度。

发明内容

有鉴于此，本发明提供一种电阻形式存储单元，用以改善多端口读出存取。在一实施例中，一种存储器系统，包括安排在阵列内的多个电阻形式存储单元，其中上述各电阻形式存储单元具有一对应的第一端口以及一对应的第二端口。上述各第一端口能够读出存取以及写入存取至对应的上述电阻形式存储单元。上述各第二端口能够读出存取至对应的上述电阻形式存储单元。以及上述存储器系统能够与另一读出存取同时发生读出或是写入存取。在一些实施例中，电阻形式存储单元为磁阻式随机存取存储器，然而电阻形式存储单元也可以为相变随机存取存储器、由纳米管组成的存储单元，诸如此类。在另一实施例中，一种非易失性存储单元，包括：一电阻形式存储元件，具有一电极层；多个晶体管，上述各晶体管具有一栅极节点耦接至上述电极层；以及一参考晶体管，包括一漏极节点以及一源极节点，其中上述漏极节点与上述源极节点之一被耦接至上述电极层。上述各晶体管提供一对应的端口，用以从非易失性存储单元读出数据。

所述的非易失性存储单元，其中所述电阻形式存储元件包括一磁阻式存储装置。

所述的非易失性存储单元，其中所述各晶体管还包括一漏极节点，其中所述各晶体管的所述漏极节点被耦接至一既定电压节点。

所述的非易失性存储单元，还包括多个端口，其中所述各晶体管还包括一源极节点，以及所述各晶体管的所述源极节点被耦接至对应的所述端口之一。

所述的非易失性存储单元，其中所述各晶体管还包括一源极节点，以及所述各晶体管的所述源极节点被耦接至一接地信号节点。

所述的非易失性存储单元，还包括多个端口，其中所述各晶体管还包括一漏极节点，以及所述各晶体管的所述漏极节点被耦接至对应的所述端口之一。

在另一实施例中，一种非易失性存储单元，包括一电阻形式存储元件，具有一第一电极导体、一第二电极导体，以及一位于上述第一电极导体以及上述第二电极导体之间的阻抗存储装置。一第一导线，电性耦接至上述第一电极导体；一第一以及第二晶体管，各包括一栅极节点以及一源极节点以及一漏极节点，其中上述各晶体管的栅极节点被电性耦接至上述第二电极导体。上述非易失性存储单元还包括一第二以及第三导线，其中上述第二导线被电性连接至上述第一晶体管的源极节点与漏极节点之一，以及上述第三导线被电性连接至上述第二晶体管的源极节点与漏极节点之一。

所述的非易失性存储单元，其中所述阻抗存储装置包括一磁阻式存储装置。

所述的非易失性存储单元，其中所述第二导线被电性耦接至所述第一晶体管的所述漏极节点，以及所述第一晶体管的所述源极节点被电性耦接至所述第二晶体管的所述源极节点。