[发明专利]多位准记忆单元的操作方法及用其作储存资料的集成电路

权利要求书

1. 一种多位准记忆单元的操作方法，该多位准记忆单元包括一基底、一控制栅极、位于该基底与该控制栅极之间的一电荷储存层，以及位于该基底中的二源极/漏极区，其特征在于该操作方法包括：

(a)操作该多位准记忆单元，至该多位准记忆单元的一临界电压大于一预先程序化临界电压；以及

(b)操作该多位准记忆单元，至该多位准记忆单元的该临界电压大于一目标程序化临界电压、小于该预先程序化临界电压。

2. 根据权利要求1所述的多位准记忆单元的操作方法，其特征在于其中所述的步骤(a)的操作为一程序化操作。

3. 根据权利要求2所述的多位准记忆单元的操作方法，其特征在于其中所述的程序化操作为利用沟道热电子注入法来进行。

4. 根据权利要求2所述的多位准记忆单元的操作方法，其特征在于其中所述的程序化操作为利用FN电子注入法来进行。

5. 根据权利要求2所述的多位准记忆单元的操作方法，其特征在于其中所述的程序化操作为利用双边偏压电子注入法来进行。

6. 根据权利要求1所述的多位准记忆单元的操作方法，其特征在于其中所述的步骤(b)的操作为一软抹除操作。

7. 根据权利要求6所述的多位准记忆单元的操作方法，其特征在于其中所述的软抹除操作为利用带对带热空穴注入法来进行。

8. 根据权利要求6所述的多位准记忆单元的操作方法，其特征在于其中所述的软抹除操作为利用FN电子排除法来进行。

9. 根据权利要求6所述的多位准记忆单元的操作方法，其特征在于其中所述的软抹除操作为利用双边偏压空穴注入法来进行。

10. 根据权利要求1所述的多位准记忆单元的操作方法，其特征在于其中所述的在步骤(a)之后以及步骤(b)之前，更包括：(c)进行一第一验证步骤，若步骤(a)的该临界电压小于该预先程序化临界电压则重复步骤(a)。

11. 根据权利要求10所述的多位准记忆单元的操作方法，其特征在于其中所述的步骤(c)的该第一验证步骤包括：进行一读取操作，由该多位准记忆单元的读取电压，判断步骤(a)的该临界电压是否大于该预先程序化临界电压。

12. 根据权利要求10所述的多位准记忆单元的操作方法，其特征在于其中所述的在步骤(b)之后，更包括：(d)进行一第二验证步骤，若步骤(b)的该临界电压大于该预先程序化临界电压则重复步骤(b)，而若步骤(b)的该临界电压小于该目标程序化临界电压则重复步骤(a)～(d)。

13. 根据权利要求12所述的多位准记忆单元的操作方法，其特征在于其中所述的步骤(d)的该第二验证步骤包括：进行一读取操作，由该多位准记忆单元的读取电压，判断步骤(b)的该临界电压是否大于该目标程序化临界电压、小于该预先程序化临界电压。

14. 根据权利要求1所述的多位准记忆单元的操作方法，其特征在于其中所述的电荷储存层为一浮置栅极。

15. 根据权利要求1所述的多位准记忆单元的操作方法，其特征在于其中所述的电荷储存层为一电荷补陷层。

16. 根据权利要求1所述的多位准记忆单元的操作方法，其特征在于其中所述的电荷储存层为一纳米晶粒层。

17. 一种使用多位准记忆单元作储存资料的集成电路，其特征在于包括：

一半导体基底；

一多位准记忆单元阵列，耦接至该半导体基底；

一偏压调整状态器，可用以操作该阵列的多位准记忆单元，至多位准记忆单元的一临界电压大于一预先程序化临界电压；以及

一电路系统，耦接至该阵列的多位准记忆单元，而该电路系统适用于在多个特定持续时间其中的一对应特定持续时间耦接电压至一个或更多个该多位准记忆单元，其中在该些特定持续时间其中的每一该些对应特定持续时间内具有可储存在该多位准记忆单元上的该些资料值其中的一对应资料值，且该电路系统至少包括与该阵列耦接的一行解码器与一列解码器，以及与该行解码器耦接的一感测放大器/资料输入结构，其中该感测放大器/资料输入结构，用以操作该阵列的多位准记忆单元，至多位准记忆单元的该临界电压大于一目标程序化临界电压、小于该预先程序化临界电压。