[发明专利]多位准记忆单元的操作方法及用其作储存资料的集成电路

说明书

技术领域

本发明涉及一种半导体元件的操作方法，特别是涉及一种用于非挥发记忆体的多位准记忆单元(multi-level cell，MLC)的操作方法。

背景技术

在各种记忆体产品中，具有可进行多次资料的存入、读取、抹除等动作，且具有存入的资料在断电后也不会消失的优点的非挥发性记忆体，已成为个人电脑和电子设备所广泛采用的一种记忆体元件。

典型的非挥发性记忆体仅能够储存“0”和“1”两种资料状态，而为一种单记忆单元单位元(1bit/cell)储存的记忆体。在读取记忆体的资料时，会将栅极电压设于Vread，当Vread大于记忆体的临界电压(thre shold voltage，Vt)时，会有电流流经记忆体的源极与漏极，则判定此状态为1；当Vread小于记忆体的临界电压时，没有电流流经记忆体的源极与漏极，则判定此状态为0。

近年来，随着高密度的记忆体元件的发展，非挥发性记忆体的每一记忆单元能够储存超过一位元，即所谓的多位准记忆体元件。此种记忆体每单一记忆单元具有二位元以上的多位元资料储存，如此可于相同的晶片面积下增加其资料储存的密度。为了在每一记忆单元内储存二位元以上的资料，每个记忆单元可被程序化为2²阶，即4阶。在此，4阶的临界电压分别对应出00、01、10、11的4种储存状态。

然而，多位准记忆体元件的每一记忆单元在进行程序化时，无法精确地控制注入的电子的数量，因此各个储存状态的记忆单元临界电压分布曲线甚广，而容易在读取时发生误判。而且，由于记忆单元的程序化操作通常是以程序化时间长短来控制临界电压，因此并不容易精确地到达目标程序化临界电压(target programming Vt)。

由于，上述的记忆单元操作的问题会影响元件效能，且会造成元件的可靠度(reliability)降低。因此，如何改善此问题已成为业界积极发展的课题之一。

发明内容

有鉴于此，本发明的目的就是在提供一种多位准记忆单元的操作方法，能够有效改善先前技术的问题，以提高元件效能。

本发明提出一种多位准记忆单元的操作方法。此多位准记忆单元包括基底、控制栅极、位于基底与控制栅极之间的一电荷储存层，以及位于基底中的二源/漏极区。此操作方法包括：(a)操作多位准记忆单元，至多位准记忆单元的一临界电压大于预先程序化临界电压；以及(b)操作多位准记忆单元，至多位准记忆单元的临界电压大于目标程序化临界电压、小于预先程序化临界电压。

依照本发明的实施例所述的多位准记忆单元的操作方法，上述的步骤(a)的操作为一程序化操作。其中，此程序化操作可例如是，利用沟道热电子(CHE)注入法、FN电子注入法或双边偏压(DSB)电子注入法来进行。

依照本发明的实施例所述的多位准记忆单元的操作方法，上述的步骤(c)的操作为一软抹除操作。其中，此软抹除操作可例如是，利用带对带热空穴(BTBHH)注入法、FN电子排除法或双边偏压空穴注入法来进行。

依照本发明的实施例所述的多位准记忆单元的操作方法，在步骤(a)之后以及步骤(b)之前，更包括进行(c)进行一第一验证步骤，若步骤(a)的临界电压小于预先程序化临界电压则重复步骤(a)。上述的步骤(c)的第一验证步骤例如是，进行一读取操作，由多位准记忆单元的读取电压，判断步骤(a)的临界电压是否大于预先程序化临界电压。

依照本发明的实施例所述的多位准记忆单元的操作方法，在步骤(b)之后，更包括：(d)进行一第二验证步骤，若步骤(b)的临界电压大于预先程序化临界电压则重复步骤(b)，而若步骤(b)的临界电压小于目标程序化临界电压则重复步骤(a)～(d)。上述的步骤(d)的第二验证步骤例如是，进行一读取操作，由多位准记忆单元的读取电压，判断步骤(b)的临界电压是否大于目标程序化临界电压、小于预先程序化临界电压。

依照本发明的实施例所述的多位准记忆单元的操作方法，上述的电荷储存层可例如是浮置栅极、电荷补陷层或纳米晶粒层。