[发明专利]组态设定电路及其方法

说明书

技术领域

本发明涉及一种电子电路，特别是涉及一种组态设定电路及其方法。

背景技术

一般来说，每个集成电路(IC)都可提供多种运作模式。集成电路的运 作模式通常都是在电源开启或重置的时候就设定完成，以确保集成电路得以 正确的运作模式开始运作。一般在初始化时，都是藉由提供工作电压或是地 电压给集成电路的特定引线(pin)，来决定集成电路的初始化状态。因此当 集成电路所能提供的运作模式增加时，为了因应运作模式的设定，集成电路 的引线也会跟着增加。而集成电路的设计上，集成电路的引线越多，相对地 集成电路的体积也越大。因此，在如何减少集成电路初始化所需的引线数仍 是工程师们积极研发的目标。

发明内容

本发明的目的之一在于提供一种组态设定电路及其方法，藉以解决先前 技术所存在的诸多限制与缺点。

本发明的目的之一在于提供一种组态设定电路及其方法，以减少设定所 需的引线数。

因此，为达上述目的，本发明所揭露的组态设定电路，包括端点及耦接 端点的检测器。

端点用于接收输入信号，而检测器通过检测端点所接收到的输入信号而 据以输出至少两位的组态信号。在此，检测器是藉由检测输入信号的频率而 据以输出组态数据。其中，检测器可包括相互耦接的计数器和判断器。计数 器用于计数控制信号的脉冲数，据以产生计数结果。再由判断器根据计数结 果而产生组态数据。在此，判断器可为一切片器，其可将计数器的计数结果 与一预定区间值相对应，以产生组态数据。

在此，组态设定电路所输出的组态数据包括其中所有检测器所产生的组 态数据。

检测器可设置在一集成电路(IC)内，而端点即可为集成电路的引线(pin) 或是接合垫(bonding pad)。

在此，输入信号可为多个不同频率的时钟信号中之一，或是为高电平信 号，或是为低电平信号。

并且，可利用一时钟产生器来产生多个不同频率的时钟信号，并通过其 它端点以输出这些时钟信号。而此时钟产生器可同样设置在集成电路内，亦 或是设置在集成电路的外部。并且，用于输出时钟信号的端点可为集成电路 的引线或是接合垫，亦或为时钟产生器的输出端。

时钟产生器可包括时钟产生单元和分频器。在此，时钟产生单元会产生 一参考时钟信号，而分频器则依据此参考时钟信号来产生多个不同频率的时 钟信号。

并且，在集成电路的初始化设定(即，组态设定模式)及正常运作(即， 工作模式)下，可共享端点来进行信号的传递。其中，可利用开关模块或多 路复用器耦接于时钟产生器或检测器与端点之间，以根据工作模式而控制端 点的运作。并且可设计一控制器以产生控制信号来控制开关模块或多路复用 器的运作。

本发明所揭露的组态设定方法，包括：提供用于接收输入信号的端点， 以及检测输入信号据以输出与输入信号的频率相对应且至少两位的组态信 号。

其中，输出组态信号的步骤包括：计数输入信号的脉冲数据以产生一计 数结果；以及根据计数结果以产生组态数据。

并且，更可包括依据控制信号经由端点输入输入信号或传输传递信号的 步骤。

在此，输入信号可为至少四个不同频率的输入信号中之一，亦或可为至 少二个不同频率的时钟信号、高电平信号和低电平信号中之一。

有关本发明的特征与实作，兹配合附图作最佳实施例详细说明如下。

附图说明

图1是根据本发明第一实施例的组态设定电路的概要方块图；

图2是根据本发明第二实施例的组态设定电路的概要方块图；

图3是根据本发明一实施例的判断器的运作示意图；

图4是根据本发明第三实施例的组态设定电路的概要方块图；

图5是根据本发明第四实施例的组态设定电路的概要方块图；

图6是根据本发明第五实施例的组态设定电路的概要方块图；

图7是根据本发明第六实施例的组态设定电路的概要方块图；及

图8是根据本发明第七实施例的组态设定电路的概要方块图。

附图符号说明

100……电路板

102……集成电路

104……连接器

110……时钟产生器

112……时钟产生单元