[发明专利]互补式金属氧化物半导体晶体管的制作方法及其结构

说明书

技术领域

本发明涉及一种制作应变硅沟道互补式金属氧化物半导体晶体管的方法，特别是指一种利用蚀刻工艺搭配平坦化工艺制作应变硅沟道的互补式金属氧化物半导体晶体管的方法。

背景技术

请参考图1至图4，图1至图4为现有技术中利用具有特定应力状态的接触蚀刻停止层(contact etch stop layer，CESL)制作应变硅沟道互补式金属氧化物半导体晶体管的工艺剖面示意图。如图1所示，首先提供半导体基底100，而半导体基底100具有第一有源区域102、第二有源区域104、与位于第一有源区域102和第二有源区域104之间的浅沟槽隔离(STI)106，接着在半导体基底100的第一有源区域102和第二有源区域104上分别形成N型金属氧化物半导体(NMOS)晶体管107与P型金属氧化物半导体(PMOS)晶体管108，其中N型金属氧化物半导体晶体管107包含有源极与漏极区域109与第一栅极结构112，P型金属氧化物半导体晶体管108包含有源极与漏极区域113与第二栅极结构114，此外，第一栅极结构112还包含有第一栅极氧化层118、位于第一栅极氧化层118上的第一栅极120、第一衬垫层122、以及位于第一衬垫层122上的第一间隙壁(spacer)124，而第二栅极结构114亦包含有第二栅极氧化层128、位于第二栅极氧化层128上的第二栅极130、第二衬垫层132、以及位于第二衬垫层132上的第二间隙壁134，另外，在第一栅极120、第二栅极130、源极与漏极区域109、与源极与漏极区域113上均具有自对准金属硅化物层(salicide layer)135。

接着再于N型金属氧化物半导体晶体管107、P型金属氧化物半导体晶体管108、与半导体基底100上形成缓冲层(buffer layer)136，然后在缓冲层136上依序形成伸张应力状态的接触蚀刻停止层138与蚀刻停止层140，接着再于第一有源区域102与部分浅沟槽隔离106上的蚀刻停止层140上方形成第一图案化光致抗蚀剂层142。随后，利用第一图案化光致抗蚀剂层142作为蚀刻掩模进行蚀刻工艺，以移除第二有源区域104与部分浅沟槽隔离106上的蚀刻停止层140、伸张应力状态的接触蚀刻停止层138、与缓冲层136，然后再移除第一图案化光致抗蚀剂层142，如图2所示。

然后，如图3所示，在剩余的蚀刻停止层140、第二有源区域104、与部分浅沟槽隔离106上形成压缩应力状态的接触蚀刻停止层144，接着在第二有源区域104与部分浅沟槽隔离106上的压缩应力状态的接触蚀刻停止层144上形成第二图案化光致抗蚀剂层146。之后，再利用第二图案化光致抗蚀剂层146作为蚀刻掩模进行蚀刻工艺，以移除第一有源区域102上的压缩应力状态的接触蚀刻停止层144直至蚀刻停止层140，最后再移除第二图案化光致抗蚀剂层146，如图4所示。

然而，上述的现有技术具有下列三种缺点：

1.伸张应力状态的接触蚀刻停止层138与压缩应力状态的接触蚀刻停止层144之间的重叠区域不容易精准地定义，而会发生部分重叠的现象，如图4所示，进而会产生脱落问题(peeling issue)，并影响应力结构的功能与后续的工艺；

2.如图3所示，当利用第二图案化光致抗蚀剂层146作为蚀刻掩模进行蚀刻工艺，以移除蚀刻停止层140上的压缩应力状态的接触蚀刻停止层144时，伸张应力状态的接触蚀刻停止层138很可能会因此受损，而影响其功能；以及

3.这种现有技术需要两道光掩模以及进行两次蚀刻工艺才能制作应变硅沟道的互补式金属氧化物半导体晶体管，很明显地需要花费相对高昂的成本。

发明内容

本发明有关于一种制作应变硅沟道互补式金属氧化物半导体晶体管的方法，特别是指一种利用蚀刻工艺搭配平坦化工艺制作应变硅沟道的互补式金属氧化物半导体晶体管的方法。