[发明专利]用于半导体器件的绝缘膜沉积方法

说明书

本申请要求于2006年5月12日提交的第10-2006-0042857号韩国专利申请的优先权，其公开通过引用全部包含于此。

技术领域

本发明涉及一种半导体器件制造方法，更具体地讲，涉及一种用于半导体器件的绝缘薄膜沉积方法。

背景技术

因为信息通信领域以及信息媒介例如计算机的快速发展，所以增大了对显示出高速操作和大存储容量的半导体器件的需求。因此，响应于以上需求，也增大了半导体器件的集成度。

然而，作为半导体器件的集成度的增大的结果，因为在光刻工艺过程中分辨率会减小，所以现在会更加难以获得精确的轮廓。此外，由设计规则(design rule)的减少导致的工艺余量的不足会引起不对准，从而可能降低半导体器件的可靠性和生产率。

因此，为了解决上述困难，已经开发了传统的高集成度的技术，该技术在有限的区域内能够形成多层结构。在高集成度技术中，已经开发了通过金属通孔接触(metal via contact)连接一个或多个金属层的双层工艺，以及在半导体基底的同一垂直线上以垂直结构形成两个或多个晶体管的层叠工艺。

然而，为了实现上述传统的高集成度技术，置于电路图案之间的绝缘膜应当执行充分的绝缘功能。采用这种传统的技术，由于半导体器件的高集成度造成的设计规则的减小，所以电路图案之间隔开的距离逐渐变窄。此外，半导体器件的电学特性取决于防止相邻电路图案之间电短路的绝缘膜的绝缘功能。例如，绝缘膜包括限定有源区和场区的绝缘膜、栅极氧化膜、由各种绝缘材料构成的层间绝缘膜。例如，用于使相邻的导电膜绝缘的层间绝缘膜可由氢硅倍半氧烷(hydrogen silsesquioxane，HSQ)、硼磷硅酸盐玻璃(BPSG)、未掺杂的硅酸盐玻璃(USG)、磷硅酸盐玻璃(PSG)、高密度等离子体(HDP)、等离子体增强的正硅酸四乙酯(PETEOS)制成。在这些物质中，由于PETEOS膜具有改进的阶梯覆盖特性和绝缘特性，所以PETEOS膜通常用作使金属层之间绝缘的金属层间的介电层(IMD)。

通常，通过这样的工艺，即，将气相的正硅酸四乙酯(tetraethylorthosilicate，TEOS)化学品注入到工艺室中(其中，O₂气流到工艺室中)，然后经过用于稳定TEOS化学品的期望的停留时间之后，将射频(RF)功率施加到工艺室，以形成氧(O₂)等离子体，从而在半导体基底上形成PETEOS膜。

在这个过程中，采用加热单元将TEOS化学品转化为气相，随后将其注入到工艺室中。然而，如果没有达到用于将TEOS化学品转化为完全气相的温度，则气相TEOS化学品和液相TEOS化学品被注入到工艺室中。因此，在用于稳定TEOS化学品的大约10秒的停留时间期间，通过与工艺室内部流动的O₂等离子体反应，形成PETEOS膜。

然而，如果将TEOS化学品注入到工艺室中之后PETEOS膜具有期望的停留时间，则注入到工艺室中且未转化成气相的一些液相TEOS化学品由于其自身的重量而滴在晶片表面上。另外，由于注入到工艺室中的气相TEOS化学品在工艺室内部复合为液相造成其自身重量增大，所以注入到工艺室中的气相TEOS化学品也滴到晶片表面上。滴在晶片表面上的TEOS化学品不与O₂等离子体反应。因此，在晶片表面上形成颗粒。

图1是示出了根据传统技术的完成了PETEOS膜沉积工艺的在晶片表面上的颗粒生成图的图示。

参照图1，当根据传统技术形成PETEOS膜时，由没有和等离子体反应的TEOS化学品在晶片10的表面上产生颗粒。

图2是在其中产生颗粒的晶片区域(A)的放大图。

参照图2，具有花瓣形状的颗粒12形成在晶片10的表面上。颗粒12的尺寸为大约0.2至0.5μm，颗粒12使PETEOS膜的质量和介电特性劣化。

通常，半导体器件的可靠性和生产率受空气中的微尘的影响。当与微尘相比具有几百倍尺寸的花瓣状的颗粒12形成在晶片10的整个表面上时，半导体器件的可靠性和生产率受PETEOS膜的介电特性的劣化的不利影响。此外，在颗粒与晶片表面分离并附在工艺室的内壁上的情况下，因为必须进行清洁工艺以除去颗粒，所以延长了总的工艺时间并降低了设备的使用率。