[发明专利]半导体装置及半导体封装结构

说明书

技术领域

本发明涉及一种半导体芯片，特别涉及一种半导体封装技术。

背景技术

图1为已知集成电路封装结构10的剖面示意图，例如Amkor揭示的塑料无引脚芯片封装结构(leadless plastic chip carrier，LPCC)。塑料无引脚芯片封装结构10包括暴露的芯片端(die paddle)12，与铜引脚架(leadframe)14连接。软焊料镀层(solder plating)16，形成于引脚架14下表面。银镀层(silverplating)18，形成于引脚架14上表面。半导体芯片，通过芯片附着材料层(dieattach material layer)20附着于银镀层18上。多条金焊线(wire bond)，形成于芯片上表面与引脚架14之间，例如接地焊线(ground bond)22、下焊线(downbond)24及其他输入/输出焊线(I/O bond)26。封胶材料层(mold compoundlayer)28，包覆上述结构。之后，将塑料无引脚芯片封装装置连接至例如印刷电路板(printed circuit board，PCB)(未图示)。

图1的塑料无引脚芯片封装结构(LPCC)10会存在着因打线接合(wirebonding)而诱导产生的高寄生电感(parasitic inductance)，特别是当与以下描述的倒装接合(flip chip bonding)技术比较时。寄生电感会冲击装置的效能，特别是射频(radio frequency，RF)装置。塑料无引脚芯片封装结构(LPCC)体积也较倒装封装结构大。此外，芯片与芯片焊盘(die pad)间的粘着性差，且打线接合焊盘(wire bonding pad)易在薄晶片去接合/移除过程中被污染。

业界对于如何提升集成电路运算速度与增加装置密度方面，一直有持续不断地研究与努力。结果开发出许多新的用来封装复杂高速集成电路的封装方法，其中之一即是关于已知“倒装”的封装技术，例如McMahon所公开的美国专利第6,075,712号。倒装封装技术的封装成本高，装置效能可获相当程度的改善。

一种先进的封装与内部接合(interconnect)方法是目前所需要的。

发明内容

为了解决上述问题，本发明提供一种半导体装置，包括：半导体基板，具有上表面与下表面，该上表面包含至少一装置区；至少一沟槽，从该基板下表面穿过该基板，并连接至该装置区；导电层，填入部分该沟槽；以及粘着层，沉积于该导电层上，并填满该沟槽。

根据本发明的半导体装置，还包括引脚架，通过该粘着层与该基板下表面连接。

根据本发明的半导体装置，还包括至少一伪沟槽，从该基板下表面至少穿过部分该基板，其中该导电层填入部分该伪沟槽，该粘着层填满该伪沟槽。

根据本发明的半导体装置，还包括：内连线结构，形成于该装置区上；至少一焊盘，形成于该内连线结构上，并与该沟槽电连接；第二半导体基板，具有上表面与下表面，该上表面包含至少一装置区，该第二半导体基板设置于该内连线结构上；至少一沟槽，从该第二半导体基板下表面穿过该第二半导体基板，并连接至该第二半导体基板的装置区；以及第二导电层，填入穿过该第二半导体基板的至少一沟槽，其中该焊盘与该第二导电层电连接。

根据本发明的半导体装置，还包括第二粘着层，设置于该焊盘与该第二导电层之间。

根据本发明的半导体装置，还包括至少一伪沟槽，至少穿过部分该第二半导体基板，该第二粘着层至少填入部分该至少之一伪沟槽。

根据本发明的半导体装置，还包括内连线结构，形成于该装置区上，其中该导电层与该内连线结构电连接。

根据本发明的半导体装置，还包括：内连线结构，形成于该装置区上；以及导线，穿过该基板，该引脚架的输入/输出端口通过该导线与一部分该内连线结构电连接。

本发明提供一种半导体装置，包括：半导体基板，具有上表面与下表面，该上表面包含至少一装置区；至少一伪沟槽，从该基板下表面至少穿过部分该基板；引脚架；以及粘着层，设置于该基板下表面与该引脚架之间。

根据本发明的半导体装置，还包括第二物质层，设置于该伪沟槽内，该粘着层设置于该第二物质层上。

根据本发明的半导体装置，其中该第二物质层填入部分该伪沟槽，该粘着层填满该伪沟槽。

根据本发明的半导体装置，其中该第二物质层包括铜，该粘着层包括软焊料或包含银的导电膏。

根据本发明的半导体装置，其中该粘着层至少填入部分该伪沟槽。