[发明专利]制作应变硅互补金属氧化物半导体晶体管的方法

说明书

技术领域

本发明涉及一种制作应变硅互补金属氧化物半导体晶体管的方法。

背景技术

随着半导体制造技术越来越精密，集成电路也发生重大的变革，使得计算机的运算性能和存储容量突飞猛进，并带动周边产业迅速发展。而半导体产业也如同摩尔定律所预测的，以每18个月增加一倍晶体管数目在集成电路上的速度发展着，同时半导体工艺也已经从1999年的0.18微米、2001年的0.13微米、2003年的90纳米(0.09微米)，进入到2005年65纳米(0.065微米工艺)。

而随着半导体工艺进入深亚微米时代，在半导体工艺中如何利用高应力薄膜来提升金属氧化物半导体(MOS)晶体管的驱动电流(drive current)已逐渐成为一热门课题。目前利用高应力薄膜来提升金属氧化物半导体晶体管的驱动电流可概分为两方面：其一是应用在镍化硅等金属硅化物形成前的多晶硅应力层(poly stressor)；另一方面则是应用在镍化硅等金属硅化物形成后的接触洞蚀刻停止层(contact etch stop layer，CESL)。

请参照图1至图6，图1至图6为现有技术制作双接触洞蚀刻停止层于应变硅互补金属氧化物半导体晶体管的示意图。如图1所示，首先提供一个以浅沟隔离(shallow trench isolation，STI)106区隔出NMOS晶体管区102以及PMOS晶体管区104的半导体基底100，且各NMOS晶体管区102及PMOS晶体管区104上各具有栅极结构。其中，NMOS栅极结构包含NMOS栅极108以及设于NMOS栅极108与半导体基底100之间的栅极介电层114，PMOS栅极结构则包含PMOS栅极110以及设置于各栅极与半导体基底100之间的栅极介电层114。接着于NMOS栅极108与PMOS栅极110的侧壁表面分别形成由硅氧层与氮化硅层所构成的衬垫层112。

然后进行离子注入工艺，以于NMOS栅极108与PMOS栅极110周围的半导体基底100中各形成源极/漏极区域116与117。紧接着进行快速升温退火工艺，利用900至1050℃的高温来活化源极/漏极区域116与117内的掺杂质，并同时修补在各离子注入工艺中受损的半导体基底100表面的晶格结构，以于NMOS晶体管区102形成NMOS晶体管132以及于PMOS晶体管区104形成PMOS晶体管134。此外，亦可视产品需求及功能性考量，另于源极/漏极区域116、117与各栅极108、110之间分别形成轻掺杂漏极(LDD)118与119。

接着于半导体基底100表面溅镀金属层(图未示)，例如镍金属层，然后进行快速升温退火(rapid thermal anneal，RTA)工艺，使金属层与NMOS栅极108、PMOS栅极110以及源极/漏极区域116与117接触的部分反应成硅化金属层115，完成自行对准金属硅化物工艺(salicide)。

在去除未反应的金属层之后，接着进行等离子体增强化学气相沉积(PECVD)工艺，以于NMOS晶体管区102与PMOS晶体管区104的硅化金属层115表面形成高张应力薄膜(high tensile stress film)120。然后如图2所示，进行光刻胶涂布、曝光以及显影工艺，以形成图案化光刻胶层122并覆盖整个NMOS晶体管区102。

如图3所示，接着进行蚀刻工艺，利用图案化光刻胶层122当作掩模来去除PMOS晶体管区104上的高张应力薄膜120，以形成高张应力薄膜120于NMOS晶体管132表面。然后移除覆盖于NMOS晶体管区102的图案化光刻胶层122。

如图4所示，接着进行另一等离子体增强化学气相沉积工艺，以于NMOS晶体管区102与PMOS晶体管区104上形成高压应力薄膜(high compressivestress film)124。其中，高压应力薄膜124于NMOS晶体管区102覆盖于高张应力薄膜120表面而在PMOS晶体管区104则直接覆盖于PMOS晶体管134上。

然后如图5所示，进行光刻胶涂布、曝光以及显影工艺，以形成图案化光刻胶层126并覆盖整个PMOS晶体管区104。接着进行蚀刻工艺，利用图案化光刻胶层126当作掩模来去除NMOS晶体管区102的高压应力薄膜124。随后再去除覆盖于PMOS晶体管区104的图案化光刻胶层126，以形成高压应力薄膜124于PMOS晶体管134表面以及高张应力薄膜120于NMOS晶体管132表面。