[发明专利]形成半导体器件的隔离层的方法

说明书

技术领域

本发明涉及一种半导体器件，更具体而言，涉及一种采用浅沟槽隔离(STI)工艺形成半导体器件的隔离层的方法。

背景技术

在半导体器件的制造过程中，形成用于使形成于衬底上的半导体器件(例如晶体管)电绝缘的隔离层。常规上，通过局部氧化法的LOCOS工艺形成隔离层。随着器件集成度的提高，目前通过STI工艺形成隔离层。

执行STI工艺，从而通过对半导体衬底的隔离区的蚀刻形成沟槽。以绝缘材料填充所述沟槽。用于制造半导体器件的STI工艺克服了LOCOS工艺中的鸟喙的产生。但是，随着器件集成度的提高，降低了每一沟槽的宽度。因而，难以采用绝缘材料填充所述沟槽。

发明内容

本发明的一个实施例涉及形成半导体器件的隔离层的方法。在沟槽内低于衬底表面的位置处形成空穴。所述空穴不影响后续工艺，并且可以在具有窄宽度的沟槽内容易地形成隔离层。

在一个实施例中，一种形成半导体器件的隔离层的方法包括在半导体衬底的隔离区内形成第一沟槽。在每一所述第一沟槽的侧壁上形成间隔体。在所述间隔体之内的所述隔离区内形成第二沟槽。每一所述第二沟槽窄于并且深于对应的所述第一沟槽。在每一所述第二沟槽的侧壁和底面上形成第一氧化物层。以绝缘层填充所述第一沟槽。

在另一个实施例中，一种形成半导体器件的隔离层的方法包括在半导体衬底上形成隧道绝缘层、电子存储层和隔离掩模。蚀刻隔离区的所述隔离掩模、所述电子存储层、所述隧道绝缘层和所述半导体衬底，以形成第一沟槽。在所述第一沟槽、所述电子存储层和所述隔离掩模的侧壁上形成间隔体。在所述间隔体之内的所述隔离区内形成第二沟槽。每一所述第二沟槽窄于并且深于对应的所述第一沟槽。在每一所述第二沟槽的侧壁和底面上形成第一氧化物层。以绝缘层填充所述第一沟槽，从而在每一所述第二沟槽内形成空穴。

在另一个实施例中，一种形成半导体器件的隔离层的方法包括在半导体衬底的隔离区内形成第一沟槽。通过根氧化工艺氧化每一所述第一沟槽的侧壁和底面，以形成第一氧化物层。在每一所述第一沟槽的侧壁上形成氧化预防间隔体。在具有所述氧化预防间隔体的所述隔离区内形成第二沟槽。每一所述第二沟槽窄于并且深于对应的所述第一沟槽。以第二氧化物层填充所述第二沟槽。以绝缘层填充所述第一沟槽。

在又一个实施例中，一种形成半导体器件的隔离层的方法包括在半导体衬底上形成隧道绝缘层、电子存储层和隔离掩模。蚀刻隔离区的所述隔离掩模、所述电子存储层、所述隧道绝缘层和所述半导体衬底，以形成第一沟槽。通过根氧化工艺氧化每一所述第一沟槽的侧壁和底面，以形成第一氧化物层。在所述第一沟槽、所述电子存储层和所述隔离掩模的侧壁上形成氧化预防间隔体。在位于所述氧化预防间隔体内的所述隔离区内形成第二沟槽。每一所述第二沟槽窄于并且深于对应的所述第一沟槽。以第二氧化物层填充所述第二沟槽。以绝缘层填充所述第一沟槽。

附图说明

图1A到图1H是示出了根据本发明实施例的半导体器件的隔离层的形成方法的截面图。

图2A和图2B是示出了根据本发明另一实施例的半导体器件的隔离层的形成方法的截面图。

图3是示出了在形成根据本发明实施例的半导体器件的隔离层时所形成的沟槽的TEM照片。

具体实施方式

将参考附图结合具体实施例描述本发明。图1A到图1H是示出了根据本发明实施例的半导体器件的隔离层的形成方法的截面图。

参考图1A，在半导体衬底100上依次形成隧道绝缘层102、电子存储层104和隔离掩模112。隔离掩模112可以包括缓冲氧化物层106、氮化物层108和硬掩模110的叠层结构。可以采用氮化物、氧化物、SiON或无定形碳形成硬掩模110。电子存储层104形成了闪速存储器件的浮置栅极。可以采用多晶硅或氮化硅层形成电子存储层104。或者，可以采用任何能够存储电子的材料形成电子存储层104。

参考图1B，依次对所述隔离区的隔离掩模112、电子存储层104和隧道绝缘层102进行蚀刻，以暴露半导体衬底100的隔离区。在下文中将对此予以详细描述。

在隔离掩模112上涂覆光致抗蚀剂(未示出)。执行曝光和显影过程，以形成光致抗蚀剂图案(未示出)，所述隔离区的所述隔离掩模112通过所述光致抗蚀剂图案暴露。利用所述光致抗蚀剂图案，通过蚀刻过程对所述隔离掩模112的隔离区进行蚀刻。之后，去除所述光致抗蚀剂图案。