[发明专利]闪速存储器件的栅极的形成方法

说明书

技术领域

本发明总体上涉及闪速存储器件，更具体而言，涉及闪速存储器件的栅极的形成方法。

背景技术

随着闪速存储器件的集成度的提高，替代常规反应离子蚀刻(RIE)的采用金属镶嵌法的金属线形成法得到了越来越多的使用。这是因为在60nm或更小的存储器中，钨栅极具有小于等于60nm的窄宽度，难以采用常规RIE方法构图。在采用硅化钨(WSi)的情况下，难以确保栅极线。在将目标提高到确保电阻的情况下，其导致了内电容的增大。此外，在进行栅极蚀刻时，必须同时蚀刻硬掩模层、硅化钨层、多晶硅层和氧化物层。在采用RIE法形成钨栅极的情况下，由于钨氧化的原因难以形成间隔体，并且在热预算的影响下栅极的可靠性低。此外，在采用常规钨(W)单金属镶嵌法的情况下，必须以ISO水平形成第一多晶硅层图案，而且在位错的影响下降低了耦合率(coupling ratio)。

发明内容

相应地，本发明提供了一种闪速存储器件的栅极的形成方法，其中，能够提高栅极图案的裕量，并且能够降低栅极之间的电容。

根据一个方面，本发明提供了一种形成闪速存储器件的栅极的方法，其包括的步骤有：在半导体衬底上形成以第一氮化物层为顶层的栅极以及在所述栅极的整个表面上形成氧化物层，在所述氧化物层的侧壁上以间隔体的形式形成第二氮化物层，执行抛光工艺，以暴露所述栅极的顶面，之后去除所述第一氮化物层以形成开口，在所述开口的侧壁上形成阻挡金属层，以及在所述开口内形成钨层。

附图说明

图1到图11是说明根据本发明实施例的形成闪速存储器件的栅极的方法的截面图。

具体实施方式

在下文中将参考附图描述根据本发明的具体实施例。

图1到11是示出了根据本发明的实施例的形成闪速存储器件的栅极的方法的截面图。

参考图1，在限定了单元区域和选择线区域的半导体衬底101上依次层压隧道氧化物层102、用于浮置栅极的第一多晶硅层103、电介质层104、用于控制栅极的第二多晶硅层105、第一氮化物层106、硬掩模层107、SiON层108和光致抗蚀剂109。对光致抗蚀剂109构图。优选将第一氮化物层106形成为具有到的厚度。优选采用α-碳形成硬掩模层107，并使之具有到的厚度。优选将SiON层108形成为具有到的厚度。

参考图2，采用已构图光致抗蚀剂109作为掩模蚀刻SiON层108和硬掩模层107。去除已构图光致抗蚀剂109和SiON层108，由此形成硬掩模层图案107a。

参考图3，采用硬掩模层图案107a作为掩模，依次蚀刻第一氮化物层106、第二多晶硅层105、电介质层104、第一多晶硅层103和隧道氧化物层102，之后剥除硬掩模层图案107a。相应地，形成了栅极图案。

参考图4，在所得物上执行清洁工艺和离子注入工艺，之后在整个表面上形成氧化物层110。相应地，在栅极之间形成了氧化物层间隔体。

参考图5，通过蚀刻工艺使氧化物层110具有预定厚度。优选通过对氧化物层110的蚀刻使第一氮化物层106与氧化物层110之间的高度为到

参考图6，在整个表面上形成第二氮化物层111。优选将第二氮化物层111形成为具有到的厚度。

参考图7，蚀刻第二氮化物层111，使用于自对准触点(SAC)的第二氮化物层111以间隔体的形式保留在选择线区域的氧化物层110的侧壁上。

参考图8，如果保留在选择线区域的氧化物层110的侧壁上的用于SAC的第二氮化物层111所处位置高于栅极图案的第一氮化物层106，那么在后续的蚀刻过程中存在暴露第二氮化物层111的可能性。因此，蚀刻第二氮化物层111，使其位置低于第一氮化物层106。第二氮化物层111的顶面与第一氮化物层106的顶面之间的高度优选处于到的范围内。

参考图9，在整个表面上形成作为氧化物层的层间电介质(ILD)112。在形成ILD 112之后，优选在所得表面上执行化学机械抛光(CMP)。这时，采用第一氮化物层106作为蚀刻停止层执行CMP工艺，直到暴露第一氮化物层106为止。

参考图10，采用湿法蚀刻工艺去除第一氮化物层106在这种情况下，优选采用磷酸溶液，通过湿法蚀刻工艺仅去除(dip out)第一氮化物层106。如果通过去除第一氮化物层106形成了开口(CH)，那么可以通过保留CH的内部或在CH的侧壁上形成作为间隔体Ox的氧化物层或氮化物层的形式控制临界尺寸(CD)。将间隔体Ox形成为具有到的厚度。(当间隔体Ox的厚度为时，是指未形成间隔体Ox。)