[发明专利]半导体元件的浅沟槽隔离层及其制作方法

说明书

技术领域

本发明涉及一种半导体材料的绝缘结构及其制作方法，尤其涉及一种利用多次沉积步骤制作半导体材料的绝缘结构及方法。

背景技术

在半导体材料中，常利用硅氧材料或氮化硅材料制作绝缘结构，以用来隔绝电性元件。一般介电层或绝缘结构是利用区域性氧化法(localizedoxidation isolation，LOCOS)或薄膜沉积工艺来制作，例如以甲硅烷(silane，SiH₄)、四乙氧基硅烷(tetra-ethyl-ortho-silicate，TEOS)以及氧气等气体彼此间的化学反应，而于半导体材料的表面形成一层薄膜，并使其具有阻隔电性的功能。

在0.18微米的工艺中，有源区域(active area)的电性隔离技术是以浅沟槽隔离层(shallow trench isolation，STI)为主，其是在半导体基底表面形成浅沟槽，并于其中填入硅氧层，以有效电性隔离各相邻的有源区域。然而，随着半导体工艺设计线宽的持续缩小，进入深亚微米时代，浅沟槽隔离层的尺寸亦相对随之缩小，因此在浅沟槽中有效填满硅氧层的工艺条件也越来越严苛，成为半导体领域的一大挑战。

传统的浅沟槽隔离层工艺乃先利用高密度等离子体化学气相沉积(highdensity plasma chemical vapor deposition，HDCVD)方法，将形成于半导体基底表面的浅沟槽内填满介电层，然后再回蚀刻或者以化学机械抛光(CMP)方式去除浅沟槽外多出来的介电层，形成平坦的基底表面。但随着集成电路密度的不断提高而元件尺寸日渐缩小的发展，在65纳米以下的半导体工艺中，当浅沟槽的高宽比(aspect ratio)大于6时，前述高密度等离子体化学气相沉积方法所能提供的阶梯覆盖(step coverage)能力和填洞能力(gap fillcapacity)已经不符工艺需求，无法有效完全填满浅沟槽。

为改善上述问题，有多种改良式的化学气相沉积技术被提出来，其中以臭氧(ozone，O₃)辅助次常压化学气相沉积(ozone-assisted sub-atmosphericpressure CVD，SACVD)技术经过研究而被证实具备有良好的阶梯覆盖能力以及均匀度。上述的臭氧辅助次常压化学气相沉积技术乃是利用臭氧以及四乙氧基硅烷(tetra-ethyl-ortho-silicate，TEOS)作为反应起始气体，在例如反应压力约为60托(torr)的次常压条件下沉积均厚的硅氧层。

然而，前述的臭氧辅助次常压化学气相沉积技术在实际应用上却仍有诸多缺点而犹待进一步的克服与改善。以现有的臭氧辅助次常压化学气相沉积技术所沉积的硅氧薄膜本身在高温下会收缩，例如在1050℃下处理30分钟后会有高达约7％左右的收缩幅度(shrink)，而且SACVD硅氧薄膜的特性也较差，例如，湿蚀刻率较快，有较高表面选择性(deposition sensitivity)。此外，传统以臭氧辅助次常压化学气相沉积技术容易产生空洞(void)与紧密接缝(seam)等问题，严重影响浅沟槽隔离层的电性隔绝效果。请参考图1，图1为现有利用臭氧辅助次常压化学气相沉积技术所形成的浅沟槽隔离层的剖面示意图。在使用臭氧辅助次常压化学气相沉积技术于基底10表面与浅沟槽14内形成硅氧层薄膜12时，其薄膜成长特性主要是由浅沟槽14的侧壁16向中间成长而填满浅沟槽14，因此，最终会在沟槽14中间形成紧密接缝18，且容易形成空洞20，而此接缝18缺陷及空洞20并无法以传统的氮气环境退火方式去除，且容易遭受到后续清洗步骤的侵蚀，导致连通沟槽的形成以及多晶硅线短路等问题。

目前另一种浅沟槽隔离层的制作方式是利用TEOS渐增的多次SACVD(multi-step with TEOS ramp-up SACVD)方法，以改善传统SACVD所形成硅氧层的缺点。TEOS渐增的多次SACVD方法是于反应室中持续通入含硅气体(silicon-containing gas)，同时亦将含氧气体通入反应室中，以进行SACVD工艺，而且在形成硅氧层期间，持续变化提高含硅气体的流入速度，以于沟槽中填入硅氧层。此方法虽可改善传统SACVD方法所形成硅氧层的表面选择性问题，但在沟槽尺寸为65纳米以下、甚至45纳米的情形时，仍然会发生前述紧密接缝或空洞等问题。

因此，如何在尺寸日渐缩小的沟槽中完全填入介电材料，而不产生空洞或紧密接缝，仍为目前业界亟待研究的课题。

发明内容