[发明专利]全数字化无损伤切换装置及方法

权利要求书

1.全数字化无损伤切换装置，其特征在于：包括工作异步先入先出AFIFO电路、备用异步先入先出AFIFO电路、帧对齐检测电路、切换电路、读取控制逻辑电路、切换逻辑电路和高速时钟，所述工作异步先入先出AFIFO电路、备用异步先入先出AFIFO电路分别相应与工作通道、备用通道信号连接，且工作异步先入先出AFIFO电路分别与帧对齐检测电路、切换电路、读取控制逻辑电路信号连接，备用异步先入先出AFIFO电路分别与帧对齐检测电路、切换电路、读取控制逻辑电路信号连接；所述帧对齐检测电路与读取控制逻辑电路信号连接；所述切换逻辑电路分别与帧对齐检测电路、切换电路、读取控制逻辑电路信号连接；高速时钟分别与工作异步先入先出AFIFO电路、备用异步先入先出AFIFO电路、读取控制逻辑电路信号连接；所述切换电路外接微波帧分接电路；

所述工作异步先入先出AFIFO电路用于接收外部输入的工作通道信号，输出数据和帧同步信号给切换电路，输出帧同步信号给帧对齐检测电路，接收读取控制逻辑电路输出的数据使能信号；

所述备用异步先入先出AFIFO电路用于接收外部输入的备用通道信号，输出数据和帧同步信号给切换电路，输出帧同步信号给帧对齐检测电路，接收读取控制逻辑电路输出的数据使能信号；

所述帧对齐检测电路用于接收工作异步先入先出AFIFO电路和备用异步先入先出AFIFO电路的帧同步信号并进行检测，若检测到连续多次帧未对齐的情况下，进入非对齐状态，帧对齐检测电路输出超前信号脉冲和滞后信号脉冲给读取控制逻辑电路；若检测到连续多次帧对齐的情况下，则进入对齐状态；

所述切换逻辑电路用于发出控制信号给帧对齐检测电路，帧对齐检测电路同时切换所述切换电路、帧对齐检测电路和读取控制逻辑电路中的各类信号，包括数据信号、帧同步信号和数据使能信号；

所述高速时钟用于为工作异步先入先出AFIFO电路、备用异步先入先出AFIFO电路和读取控制逻辑电路提供高速时钟域；

所述读取控制逻辑电路用于接收工作异步先入先出AFIFO电路和备用异步先入先出AFIFO电路的状态信号，接收帧对齐检测电路的超前信号脉冲和滞后信号脉冲，接收切换逻辑电路的控制信号，输出数据使能给工作异步先入先出AFIFO电路、备用异步先入先出AFIFO电路和切换模块，使工作异步先入先出AFIFO电路和备用异步先入先出AFIFO电路的数据缓存个数维持在一定深度；

所述切换电路用于接收工作异步先入先出AFIFO电路的数据和帧同步信号，以及接收备用异步先入先出AFIFO电路的数据和帧同步信号，接收读取控制逻辑电路输出的数据使能信号，接收切换逻辑电路发出的控制信号，并输出数据、帧同步和数据使能信号给微波帧分接电路。

2.根据权利要求1所述全数字化无损伤切换装置，其特征在于：所述工作异步先入先出AFIFO电路通过帧同步、数据使能、数据和时钟四种信号线相应与工作通道信号连接，所述备用异步先入先出AFIFO电路通过帧同步、数据使能、数据和时钟四种信号线与备用通道信号连接；

所述切换电路分别通过数据、帧同步、数据使能三种信号线外接微波帧分接电路。