[发明专利]全数字化无损伤切换装置及方法

说明书

技术领域

本发明涉及中、大容量数字微波接力通信系统中的工作通道与备用通道的无损伤切换技术，具体是指全数字化无损伤切换装置及方法。

背景技术

在数字微波中继通信系统中经常采用备份法，即除了传送信息的工作波道(设备)外，还有备用波道(设备)，一旦工作波道发生故障或误码率恶化到一定门限，则切换到备用波道(设备)。为此，在收信部分装有一个自动切换装置，以从任一正常运行的工作或备用波道(设备)取得基带信息，如果来自两个收信单元的数字信号间存在相位偏差，则一旦切换操作发生，在输出比特流中就会出现断裂，输出比特就会丢失或重复。

工作波道与备用波道的数字信号相位偏差是由无线传输信号的静态时延和动态时延引起的。较原始的时延调整电路和改进的码位对齐检测电路的时延调整电路都是分别由分频器、相乘器、相加器、VCO(压控振荡器)、弹性存储器和切换开关组成，以上两种实现方法的缺点是：

(1)由于弹性存储器深度只为调整动态时延所设计，对静态时延需要在前面另加固定延时调整电路。

(2)由于静态时延电路不能实时调整，弹性存储器的主用通路不能进行延时调整，动态时延太大时，有可能出现码位长时间对齐不上的情况。

(3)为根据输入的两个时钟产生可靠的输出时钟，需要用到模拟锁相电路。

(4)输入时钟调整电路是由输出时钟作用的逻辑产生，有不同时钟域的逻辑控制，容易引起亚稳态现象出现，可靠性不高。

发明内容

本发明的目的在于克服上述现有技术的缺点和不足，提供高速时钟帧同步对齐的全数字化无损伤切换装置。

本发明的目的还在于提供采用上述装置的全数字化无损伤切换方法。

本发明的目的通过下述技术方案实现：本全数字化无损伤切换装置，包括工作异步先入先出AFIFO(异步先入先出)电路、备用异步先入先出AFIFO电路、帧对齐检测电路、切换电路、读取控制逻辑电路、切换逻辑电路和高速时钟，所述工作异步先入先出AFIFO电路、备用异步先入先出AFIFO电路分别相应与工作通道、备用通道信号连接，且工作异步先入先出AFIFO电路分别与帧对齐检测电路、切换电路、读取控制逻辑电路信号连接，备用异步先入先出AFIFO电路分别与帧对齐检测电路、切换电路、读取控制逻辑电路信号连接；所述帧对齐检测电路与读取控制逻辑电路信号连接；所述切换逻辑电路分别与帧对齐检测电路、切换电路、读取控制逻辑电路信号连接；高速时钟分别与工作异步先入先出AFIFO电路、备用异步先入先出AFIFO电路、读取控制逻辑电路信号连接；所述切换电路外接微波帧分接电路；

所述工作异步先入先出AFIFO电路用于接收外部输入的工作通道信号，输出数据和帧同步信号给切换电路，输出帧同步信号给帧对齐检测电路，接收读取控制逻辑电路输出的数据使能信号；

所述备用异步先入先出AFIFO电路用于接收外部输入的备用通道信号，输出数据和帧同步信号给切换电路，输出帧同步信号给帧对齐检测电路，接收读取控制逻辑电路输出的数据使能信号；

所述帧对齐检测电路用于接收工作异步先入先出AFIFO电路和备用异步先入先出AFIFO电路的帧同步信号并进行检测，若检测到连续多次帧未对齐的情况下，进入非对齐状态，帧对齐检测电路输出超前信号脉冲和滞后信号脉冲给读取控制逻辑电路；若检测到连续多次帧对齐的情况下，则进入对齐状态；

所述切换逻辑电路用于发出控制信号给帧对齐检测电路，帧对齐检测电路同时切换所述切换电路、帧对齐检测电路和读取控制逻辑电路中的各类信号，包括数据信号、帧同步信号和数据使能信号；

所述高速时钟用于为工作异步先入先出AFIFO电路、备用异步先入先出AFIFO电路和读取控制逻辑电路提供高速时钟域；

所述读取控制逻辑电路用于接收工作异步先入先出AFIFO电路和备用异步先入先出AFIFO电路的状态信号，接收帧对齐检测电路的超前信号脉冲和滞后信号脉冲，接收切换逻辑电路的控制信号，输出数据使能给工作异步先入先出AFIFO电路、备用异步先入先出AFIFO电路和切换模块，使工作异步先入先出AFIFO电路和备用异步先入先出AFIFO电路的数据缓存个数维持在一定深度；

所述切换电路用于接收工作异步先入先出AFIFO电路的数据和帧同步信号，以及接收备用异步先入先出AFIFO电路的数据和帧同步信号，接收读取控制逻辑电路输出的数据使能信号，接收切换逻辑电路发出的控制信号，并输出数据、帧同步和数据使能信号给微波帧分接电路。