[发明专利]异构多核处理器高速异步互连通信网络

权利要求书

1.一种异构多核处理器高速异步互连通信网络，其特征在于它由多个通信节点、多个通信栈、一个通信环与一个仲裁器连接而成，每个通信栈与一个通信节点通过数据线连接，所有的通信栈通过通信环两两连接在一起，仲裁器与各个通信栈通过数据线连接；通信节点是向通信网络发出访问请求或被访问的设备，每个通信节点都有一个唯一的设备编号即设备ID；通信栈由局部译码器、节点配置部件以及通道控制器组成；仲裁器由从设备冲突检测部件、顺时针资源分配部件、逆时针资源分配部件、顺时针事务寄存器组、逆时针事务寄存器组以及资源回收部件组成；通信环是将所有通信栈两两连接的环形连线，由交叉双向的多条通道、一条请求信号线、一条确认信号线组成；通信节点向与之连接的通信栈发访问请求，通信栈对访问请求进行译码，确定是否向仲裁器发事务请求，即通信请求，以取得所请求设备即另一个通信节点的访问权；仲裁器则负责事务仲裁，判断发出请求的通信节点能否获得访问权，并控制通信栈将通信环切分成不同的传输路径使获得访问权的通信节点完成通信。

2.如权利要求1所述的异构多核处理器高速异步互连通信网络，其特征在于通信栈中的局部译码器一方面与通信栈对应的通信节点、仲裁器相连，一方面与节点配置部件、通道控制器相连；局部译码器接收通信节点发来的访问请求并对访问请求进行译码，确定源通信节点与目标通信节点地址以及访问类型；同时，它读取存储于节点配置部件中的节点配置信息，将译码所得的目标通信节点地址与节点配置信息中预先定义的主/从设备地址空间进行比较，如果译码所得的目标通信节点地址不是有效的访问地址，则不向仲裁器发出事务请求；如果是有效的访问地址，局部译码器向仲裁器发事务请求，将译码所得的源通信节点与目标通信节点地址以及访问类型发给仲裁器，请求通信网络的访问权。

3.如权利要求1所述的异构多核处理器高速异步互连通信网络，其特征在于通信栈中的节点配置部件是一个记录对应通信节点的节点配置信息的存储器，其大小由对应通信节点的配置信息的大小决定，它既与局部译码器、通信栈对应的通信节点相连，又与通信环上相邻两个通信栈内的其它节点配置部件相连。

4.如权利要求3所述的异构多核处理器高速异步互连通信网络，其特征在于所述通信节点的配置信息由8个字组成，第1个字为标识，其中第0位到第4位为中断号IRQ，第5位到第9位为版本号VERSION，第12到第23位为设备ID，第24位到第31位为制造商的Vendor ID；从第5个字到第8个字记录该通信节点作为从设备时的访问地址、访问权限以及I/O配置信息，每个字中第0位到第3位为I/O配置信息TYPE，第16位与第17位分别指明了两种可缓存访问权限C，与可预取访问权限P，第20位到第31位为访问地址；第2到第4个字供用户自定义使用；每个通信节点的配置信息均以只读表格的形式起始于地址空间0xFFFFF000，其中主设备的地址空间为0xFFFFF000～0xFFFFF7FF，从设备的地址空间为0xFFFFF800～0xFFFFFFFC。

5.如权利要求1所述的异构多核处理器高速异步互连通信网络，其特征在于通信栈中的通道控制器是通道的控制开关，由第一控制部件、第二控制部件、第一开关部件和第二开关部件组成：第一开关部件和第二开关部件是结构相同的多路选择器；第一控制部件和第二控制部件是结构相同的控制器；第一开关部件和第二开关部件的输入与各通道相连，输出均与通信节点的数据线相连；第一开关部件的控制信号线与第一控制部件相连，第二开关部件的控制信号线与第二控制部件相连，分别接受第一控制部件、第二控制部件产生的通道分配信号，控制与通信栈相连的通道的连通或关断，在通信网络中形成通信所需的传输路径；第一控制部件与第二控制部件均与通信环上的请求信号线、确认信号线以及仲裁器相连，第一控制部件和第二控制部件之间通过内部请求信号线与内部确认信号线相连；内部请求信号线与内部确认信号线上分别有一个开关电路，当对应通信节点为主设备或从设备时，开关电路打开，内部请求信号线与内部确认信号线分别断开；当对应的通信栈只是作为主从设备通信路径上的中间节点时，开关电路闭合，第一控制部件与第二控制部件上的请求信号线与确认信号线连通，此时两个控制部件之间的连接仅作为主设备与从设备之间请求信号与确认信号的传输路径。