[发明专利]用于SOC的可编程通信控制器及其编程模型

权利要求书

1.一种用于SOC的可编程通信控制器，其特征在于：包括通用总线接口和配置寄存器，其与通用CPU总线相连接，该通用总线接口接收来自通用CPU总线的读写命令，对其进行解释并读写相应的配置寄存器；

中央控制模块，用于控制所述通用总线接口接收来自通用CPU总线的读写命令、读写配置寄存器并触发相应的所述可编程通信控制器动作的开始，执行和结束；

32位细粒度算术单元，执行微码当中的通用指令，并且同时执行4个8位运算、2个16位运算或1个32位运算；

固定比特移位器，执行微码当中的1位、2位、4位或8位的左移，右移和旋转指令；

GPIO处理器，管理64个逻辑输入输出，每个逻辑输入输出控制一组硬件管脚，控制其同时进行相同的动作；

32位分支跳转器，将特定的通信序列与某个逻辑输入的边沿触发事件或组合触发事件相联接，在该事件发生时自动跳转并执行预定义的通信序列；

内部总线，32比特，进行所述可编程通信控制器的内部信息传输，包括数据输入总线32位、数据输出总线32位、数据地址总线16位、代码输出总线32位、代码地址总线16位，控制信号包括CS、RW和SEL；

数据缓冲器，作为外部系统内存和所述可编程通信控制器之间的缓冲；

微码缓冲器，作为外部系统内存和所述可编程通信控制器之间的代码缓冲和代码暂存；

寄存器文件，进行数据的暂存和快速的存取；

DMA控制器，连接第二通用CPU总线，在所述中央控制模块的控制下进行数据处理。

2.如权利要求1所述的用于SOC的可编程通信控制器，其特征在于：所述配置寄存器包括数据寄存器、状态寄存器和命令寄存器，其中，数据寄存器存储各种参数，状态寄存器反映所述的可编程通信控制器当前状态，命令寄存器的读写则触发所述的可编程通信控制器相应的动作。

3.如权利要求1所述的用于SOC的可编程通信控制器，其特征在于：所述的中央控制模块的控制过程如下：所述中央控制模块收到开始命令后，开始执行该命令指定的特定通信协议的通信序列；如已有通信序列在执行中，则不予执行并返回出错代码，系统CPU可通过状态寄存器读取出错代码；中央控制模块控制DMA控制器从系统内存读取微码和数据进入微码和数据缓冲器；中央控制模块控制各种执行模块执行微码数据缓冲器中的代码；通信序列执行时，中央控制模块控制DMA控制器将中间结果写入系统内存；通信序列执行完毕后，中央控制模块控制DMA控制器将最终结果写入系统内存，并触发中断通知系统CPU。

4.如权利要求1所述的用于SOC的可编程通信控制器，其特征在于：所述GPIO处理器管理的逻辑输入包括数据信号、电平控制信号、边沿控制信号，其中，电平控制信号和边沿控制信号加以组合产生新的信令逻辑；逻辑输出包括数据信号、电平控制信号、边沿控制信号，其中，电平控制信号，边沿控制信号加以组合产生新的信令逻辑。

5.如权利要求1所述的用于SOC的可编程通信控制器，其特征在于：所述数据缓冲器由4块32位SRAM和缓冲器控制逻辑所组成，具有两个读口，一个写口，同时进行数据的读写。

6.如权利要求1所述的用于SOC的可编程通信控制器，其特征在于：所述微码缓冲器由4块32位SRAM和缓冲器控制逻辑所组成；具有一个读口，一个写口，同时进行代码的读写。

7.如权利要求1所述的用于SOC的可编程通信控制器，其特征在于：所述的寄存器文件由A、B两个寄存器堆组成，每个寄存器堆由4个32比特的寄存器组成。

8.如权利要求1所述的用于SOC的可编程通信控制器，其特征在于：所述DMA控制器在中央控制模块的控制下执行以下操作：数据从外部内存载入到内部数据缓存；数据写出到外部内存；数据自动刷新到外部内存；代码从外部内存载入到内部代码缓存；数据/代码传输完毕后，通过中断通知系统CPU或通知中央控制模块。

9.如权利要求1所述的用于SOC的可编程通信控制器，其特征在于：所述的配置寄存器、32位细粒度算术单元、固定比特移位器、GPIO处理器、32位分支跳转器、内部总线、数据缓冲器、微码缓冲器、寄存器文件、DMA控制器、第二通用CPU总线，在空闲状态时均可被中央控制模块设置于省电模式。

10.一种实现权利要求1所述的用于SOC的可编程通信控制器的编程模型，其特征在于：

命令寄存器：寄存器地址0；寄存器性质，只写，写入可编程通信控制器命令；该命令包括：开始，即开始执行配置的算子；终止，即终止正在执行的算子；查询，即查询正在执行算子的状态，并反映至状态寄存器；

状态寄存器：寄存器地址0；寄存器性质，只读，反映可编程通信控制器状态，包括运行状态、出错状态；

中断状态寄存器：寄存器地址4；寄存器性质，读写，反映可编程通信控制器中断状态，写入1则清除相应中断比特；

中断使能寄存器：寄存器地址8；寄存器性质，读写，比特为1则屏蔽相应中断；

代码寄存器：寄存器地址12；寄存器性质，读写，存储输入微码块首地址的物理地址，DMA控制器从这里取微码；

输入寄存器A：寄存器地址16；寄存器性质，读写，存储输入数据A的物理地址，DMA控制器会从这里取数据；

输入寄存器B：寄存器地址20；寄存器性质，读写，存储输入数据B的物理地址，DMA控制器从这里取数据；

输出寄存器：寄存器地址24；寄存器性质，读写，存储输出数据的物理地址，DMA控制器往这里写数据；

序列状态寄存器：寄存器地址24；寄存器性质，只读，反映当前通信序列执行状态；

上述寄存器均为32位。