[发明专利]用于SOC的可编程通信控制器及其编程模型

说明书

技术领域

本发明涉及一种超大规模数字集成电路(VLSI)，特别是涉及一种在超大规模数字芯片中适用于SOC(system on a chip芯片上的系统)设计集成的可编程通信控制器。本发明还涉及该可编程通信控制器的编程模型。

背景技术

目前国内在这一领域没有类似专利。国外这一领域的专利多专注于特定通信协议或算法的特定实现(高速实现，低功耗实现等)。这些专利的特点是专用性强、速度快，但一种硬件结构只能用于某种特定通信协议(如UART，SPI，I2C等)，适合用于实时性要求非常强的情况。

现有的大多数SOC芯片的实现均采用了一个硬件IP(硬件知识产权模块)实现一种通信协议的架构，这样实际上导致芯片面积增大，功耗增大。而且值得注意的是，这些IP大多从不同的第三方IP供应商购买而来，而这些供应商为了商业目的，会将这些IP的性能目标定在业界所知的最高性能。而目前大多数应用场合都不需要如此高速的实现，需要的是中等或更低速度，更加灵活(可配置)和更加经济(节省硅片面积)的实现。

发明内容

本发明要解决的技术问题是提供一种用于SOC的可编程通信控制器它更加灵活、经济，能以中等速度实现大多数已知通信协议，并可以满足大多数SOC芯片设计的要求；为此，本发明还要提供一种该可编程通信控制器的编程模型。

为解决上述技术问题，本发明的用于SOC的可编程通信控制器包括通用总线接口和配置寄存器，其与通用CPU(中央处理器)总线相连接，该通用总线接口接收来自通用CPU总线的读写命令，对其进行解释并读写相应的配置寄存器；

中央控制模块，用于控制所述通用总线接口接收来自通用CPU总线的读写命令，读写配置寄存器并触发相应的所述可编程通信控制器动作的开始、执行和结束；

32位细粒度算术单元，执行微码当中的通用指令，并且同时执行4个8位运算、2个16位运算或1个32位运算；

固定比特移位器，执行微码当中的1位、2位、4位或8位的左移、右移和旋转指令；

GPIO(通用输入输出)处理器，管理64个逻辑输入输出，每个逻辑输入输出控制一组硬件管脚，控制其同时进行相同的动作；

32位分支跳转器，将特定的通信序列与某个逻辑输入的边沿触发事件或组合触发事件相联接，在该事件发生时自动跳转并执行预定义的通信序列；

内部总线，32比特，进行所述可编程通信控制器的内部信息传输，包括数据输入总线32位、数据输出总线32位、数据地址总线16位、代码输出总线32位、代码地址总线16位，控制信号包括CS(片选)、RW(读写)和SEL(数据粒度)；

数据缓冲器，作为外部系统内存和所述可编程通信控制器之间的缓冲；

微码缓冲器，作为外部系统内存和所述可编程通信控制器之间的代码缓冲(Buffer)和代码暂存(Cache)；

寄存器文件，进行数据的暂存和快速的存取；

DMA(直接存贮器访问)控制器，连接第二通用CPU总线，在所述中央控制模块的控制下进行数据处理。

实现所述的用于SOC的可编程通信控制器的编程模型是：

命令寄存器：寄存器地址0；寄存器性质，只写，写入可编程通信控制器命令；该命令包括：开始，即开始执行配置的算子；终止，即终止正在执行的算子；查询，即查询正在执行算子的状态，并反映至状态寄存器；

状态寄存器：寄存器地址0；寄存器性质，只读，反映可编程通信控制器状态，包括运行状态、出错状态；

中断状态寄存器：寄存器地址4；寄存器性质，读写，反映可编程通信控制器中断状态，写入1则清除相应中断比特；

中断使能寄存器：寄存器地址8；寄存器性质，读写，比特为1则屏蔽相应中断；

代码寄存器：寄存器地址12；寄存器性质，读写，存储输入微码块首地址的物理地址，DMA控制器从这里取微码；

输入寄存器A：寄存器地址16；寄存器性质，读写，存储输入数据A的物理地址，DMA控制器会从这里取数据；

输入寄存器B：寄存器地址20；寄存器性质，读写，存储输入数据B的物理地址，DMA控制器从这里取数据；

输出寄存器：寄存器地址24；寄存器性质，读写，存储输出数据的物理地址，DMA控制器往这里写数据；

序列状态寄存器：寄存器地址24；寄存器性质，只读，反映当前通信序列执行状态；

上述寄存器均为32位。