[发明专利]半导体器件的制作方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体器件的制作方法。

背景技术

随着半导体制造技术的飞速发展，为了达到更快的运算速度、更大的数据存储量以及更多的功能，半导体芯片朝向更高的器件密度、高集成度方向发展。大部分半导体芯片的外围电路需要采用高压输入/输出器件，而核心器件如各种存储器件则需要在低压下运行，为了实现器件性能的最大化，核心器件的沟道长度变短，产生了短沟道区域以及短沟道效应。为了避免短沟道效应，通常采用轻掺杂源/漏极(lightly doped source/drain，LDD)结构。

随着核心器件沟道长度的缩小，为了获得所需的驱动电流并抑制短沟道效应，通常采用更高浓度掺杂的半导体衬底和源/漏极，从而在源/漏极的耗尽区域产生高电场。当高压输入/输出器件在饱和电流状态下运行时，反型层电荷在沟道表面横向电场的作用下被加速并与晶格发生碰撞电离，会产生大量热载流子(电子空穴对)。对NMOS器件，所产生的热载流子在表面栅漏电场作用下会向栅极介电层注入，形成热载流子注入效应(hot-carrier injection，HCI)，从而会严重影响器件工作特性及可靠性。经由碰撞电离，产生的大量热载流子，也可能增加衬底漏电流。可利用多次离子注入和掺杂离子浓度的调控，以提高势垒来抑制此种漏电流。

为了增强核心器件短沟道区域的使用性能，在低掺杂源漏区域使用快速热退火工艺以激活掺杂离子，避免掺杂离子的扩散和迁移。专利号为6121091的美国专利提供了一种半导体器件的制作方法，通过快速热退火工艺激活植入的掺杂离子。其具体工艺方法参考附图1至附图6。

首先，参考附图1所示，提供半导体衬底1，所述半导体衬底1划分为核心器件区域30和输入/输出器件区域40，在核心器件区域30和输入/输出器件区域40的半导体衬底1上依次形成栅极介电层2和栅极3，所述栅极介电层2为二氧化硅，所述栅极3为多晶硅层。

参考附图2所示，形成完全覆盖输入/输出器件区域40的光刻胶层4，然后在核心器件区域30上以栅极3为掩膜，以进行第一次离子注入，形成未激活的低掺杂源漏区5a。第一次离子注入工艺的注入离子例如磷离子、砷离子等。随后，参考附图3所示，对核心器件区域30在进行第一次快速热退火的工艺，形成低掺杂源漏区5b，并去除完全覆盖输入/输出器件区域40的光刻胶层4。

之后，参考附图4所示，形成完全覆盖核心器件区域30的光刻胶层6，并在核心器件区域30上以栅极3为掩膜，进行第二次离子注入，形成未激活的低掺杂源漏区7a。与第一次离子注入的工艺和掺杂种类相同，第二次离子注入工艺的注入离子例如磷离子、砷离子等。参考附图5所示，去除光刻胶层6，并在核心器件区域30的栅极介电层2和栅极3的侧壁以及输入/输出器件区域40的栅极介电层2和栅极3的侧壁形成间隙壁8，间隙壁8的材料为二氧化硅。形成间隙壁8的工艺过程中，输入/输出器件区域40内未激活的低掺杂源漏区7a形成为激活的低掺杂源漏区7b。

最后，参考附图6，以栅极3以及间隙壁8为掩膜，在输入/输出器件区域40和核心器件区域30的半导体衬底内进行第三次离子注入，形成重掺杂源漏区9。采用上述的半导体器件的制作方法，形成存储器的核心器件区域和输入/输出器件区域。

但是，上述半导体器件的制作方法存在如下缺点：1)只有一道低掺杂源漏区离子注入，难以抑制器件不断缩小后出现的短沟道效应；2)输入/输出器件的低掺杂源漏区离子注入后缺少使杂质充分激活和扩散的退火，从而可引起漏端低掺杂源区在栅介质层下形成高强电场，产生热载流子效应，造成输入/输出器件的寿命严重退化。

发明内容

本发明解决的问题是避免因短沟道效应而产生热载流子效应的缺陷。

为解决上述问题，本发明提供一种半导体器件的制作方法，包括如下步骤：

提供半导体衬底，半导体衬底包括核心器件区域和输入/输出器件区域，核心器件区域和输入/输出器件区域的半导体衬底上都形成有栅极介电层和位于栅极介电层上的栅极；

以栅极为掩膜，在核心器件区域的半导体衬底内进行第一次离子注入；

进行尖锋退火，在核心器件区域栅极介电层两侧的半导体衬底内形成低掺杂源漏区；

以栅极为掩膜，在输入/输出器件区域的半导体衬底内进行第二次离子注入；进行快速热退火，在输入/输出器件区域栅极介电层两侧的半导体衬底内形成低掺杂源漏区；

在核心器件区域和输入/输出器件区域的栅极介电层以及栅极的侧壁形成间隙壁；